• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1108-1110
• /
• 1995

This paper presents a balanced CMOS complementary folded cascode OP-AMP topology that achieves improved DC gain using the gain boosting technique, a high unity-gain frequency and improved slew rate using the CMOS complementary cascode structure and a high PSRR using the balanced output stage. Bode-plot measurements of a balanced CMOS complementary folded cascode OP-AMP show a DC gain of 80dB, a unity-gain frequency of 110MHz and a slew rate of $274V/{\mu}s$(1pF load). This balanced CMOS complementary folded cascode OP-AMP is well suited for high frequency analog signal processing applications.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.768-776
• /
• 2014

Using a simplified high-frequency small-signal equivalent circuit model for BSIM3 MOSFET, the fully differential two-stage folded-cascode CMOS operational amplifier is analyzed to obtain its small-signal voltage transfer function. As a result, the expressions for dc gain, five zero frequencies, five pole frequencies, unity-gain frequency, and phase margin are derived for op amp design using design equations. Then the analysis result is verified through the comparison with Spice simulations of both a high speed op amp and a low power op amp designed for the $0.13{\mu}m$ CMOS process.

• 정보보호학회논문지
• /
• 제25권3호
• /
• pp.509-517
• /
• 2015

전력소비를 이용한 부채널 분석은 Chip 기반의 보안디바이스의 키를 해독하는 효과적인 방법으로 알려져 있다. 기존의 전력소비정보는 저항의 직렬연결을 이용한 전압분배 방식을 사용한다. 이 방법은 디바이스에 인가되는 전압의 크기에 종속적이며. 그 크기가 작은 경우 노이즈의 영향을 크게 받아 신호 왜곡이 발생되고, 일부 신호 손실이 발생된다. 이와 같은 이유는 부채널 분석의 성능을 저하 시킨다. 본 논문에서는 OP-Amp를 이용한 전류-전압 변환방식을 적용하여 전력소비 정보를 계측함으로써 부채널 분석의 성능을 향상시킬 수 있는 방법을 제시한다. OP-Amp를 이용한 전류-전압 변환방식을 사용하여 전력소비 정보에 포함되는 노이즈의 영향을 줄일 수 있다. 따라서 부채널 분석의 성능을 향상됨을 실험을 통해 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.38-41
• /
• 2001

To reduce the wasted power with using an OP-AMP, 3 circuit supplying the same amount of power to load through overall voltage range can able proposed. With this type of design, the power that induced to the devices in the circuit will be reduced, we can also develope a small size power supply with the OP-AMP developed using this design. If we need a OP-AMP needed to handle higher power than usual, another design technique can be proposed. With substituting one device with the devices connected in series, the power loaded to each devices in the series devices can be reduced. This thesis contents the design of an OP-AMP to use in high power fields with small thermal dissipation.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 A
• /
• pp.479-482
• /
• 1993

A fully balanced differential amplifier can achieve high-gain wide-bandwidth characteristics. And also, Offset PSRR, CMRR and Noise performance of that are excellent, but these merits can be achieved only when the architecture holds fully balanced. Commonly, the fully balanced differential amplifier has a common mode feedback(CMFB) circuit in order to maintain the balance. This paper presents improved characteristics of the CMFB circuit and designs the wide-bandwidth CMOS Op-amp. The unity gain bandwidth of this Op-amp is 50MHz with the load capacitor 2pF, and the value of phase margin is $85^{\circ}$.

• 대한전자공학회논문지SD
• /
• 제38권6호
• /
• pp.436-445
• /
• 2001

본 논문은, Op Amp 회로를 이용한, 모듈로(modulo) (2ⁿ-1) 병렬처리(parallel-processing) 잉여(residue) 승산기(multipliers)의 설계 및 이진(binary) 승산기 설계에 대한 그 기술의 응용 방법에 관한 것이다. 전산처리에 있어서 승산속도의 제약은 집적회로(VLSI) 기술의 발전에 많은 지장을 초래한다. 본 연구는, 이러한 문제를 해결키 위해 (Op Amp 회로를 이용) 모듈로 (2ⁿ-1) 상에서, 시간복잡도(time complexity)가 O( log₂( log₂( log₂ⁿ)))보다 우수한, 일종의 모듈로 병렬 승산기를 구현함과 동시에, 그 기술의 이진 승산기 설계에 대한 응용방법을 모색한다. 이러한 병렬 승산기는 기존의 병렬 승산기들에 비해 에어리어복잡도 (area complexity) 및 시간복잡도(time complexity)에 있어 매우 우수한 성질들을 갖게 되며, 같은 효율을 갖는 이진 승산기의 제작에 쉽게 응용할 수 있어 그 학술적 이용 가치가 높다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.873-876
• /
• 2005

본 논문은 광대역 CMOS 연상증폭기를 위한 새로운 전류 전이 검사 기술을 제안한다. 본 검사 방법에서는 결함이 있는 연산증폭기와 결함이 없는 연산 증폭기를 자동적으로 구별해 내기 위해 증폭기의 공급 전원으로부터 순간적으로 변하는 전류와 출력응답을 측정한다. 광대역 CMOS 연산증폭기는 0.25${\mu}$m CMOS 공정을 이용하여 설계되었다. 이 검사 기술은 CMOS 연산증폭기내에서 발생한 거폭결함 (catastrophic faults)을 검출하고 분석할 수 있으며, 검사비용이 저렴하고 측정방법이 간단하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.726-729
• /
• 2013

본 논문에서는 LCD source driver IC의 output buffer op-amp로 사용가능한 저소비전력 및 높은 슬루율을 갖는 CMOS rail-to rail 입/출력 op-amp를 설계하였다. 제안한 op-amp는 기존의 출력단 Class-AB 단에 새로이 설계한 Class-B control단을 추가하여 저소비전력과 높은 슬루율을 갖게 하였다. 시뮬레이션 결과 제안된 op-amp는 소비전력이 1.19mW로 감소하였으며 사용한 부하커패시터 (10nF)를 기준으로 슬루율은 6.5V/us로 확인되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.75-87
• /
• 2012

A design paradigm using sequential geometric programming is presented to accurately design CMOS op amps with BSIM3. It is based on new adaptive modeling of transistor parameters through the operating point simulation. This has low modeling cost as well as great simplicity and high accuracy. The short-channel dc, high-frequency small-signal, and short-channel noise models are used to characterize the physical behavior of submicron devices. For low-power and low-voltage design, this paradigm is extended to op amps operating in the subthreshold region. Since the biasing and modeling errors are less than 0.25%, the characteristics of the op amps well match simulation results. In addition, small dependency of design results on initial values indicates that a designed op amp may be close to the global optimum. Finally, the design paradigm is illustrated by optimizing CMOS op amps with accurate transfer function.

• 전자공학회논문지D
• /
• 제34D권12호
• /
• pp.39-45
• /
• 1997

This study presents the first experimental data for the impact of hot-carrier degradtion on the performance of CMOS folded-cascode op-amps. A folded-cascode op-amp which has an NMOS input pair has been designed and fabricated using a 0.8.mu.m single-poly, double-metal CMOS process. After high voltage stress, the degradtion of perfomrance parameters such as open-metal CMOS process. After high voltage stress, the degradation of performance parameters such as open-loop voltage gain, unity-gain frequency and phase margin has been analized and physically explaniend in terms of hot carrier degradation.