• 한국전자파학회논문지
• /
• 제19권12호
• /
• pp.1350-1359
• /
• 2008

본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 이중 평형 저항성 혼합기를 개발하였다. 본 혼합기에는 LO, RF, IF 등의 3개의 발룬이 포함된다. $8{\sim}20\;GHz$ 범위에서 동작하는 LO와 RF 발룬은 Marchand 발룬으로 구현하였다. 칩 크기를 줄이기 위해 구부려진 다중 결합 선로를 이용하였고, 이로 인해 발생하는 모드 위상 속도 차이를 보상하기 위해 인덕터 선로를 삽입하였다. IF 발룬은 DC 결합 차동 증폭기로 구현하였다. $0.3{\times}0.5\;mm^2$ 크기를 가진 IF 발룬의 측정 결과, DC에서 7 GHz 주파수 범위에서 크기와 위상의 오차가 각각 1 dB와 $5^{\circ}$ 이내의 결과를 보였다. 개발된 $1.7{\times}1.8\;mm^2$ 크기의 이중 평형 저항성 혼합기의 측정 결과, 동작 주파수 범위에서 16dBm LO 입력 전력에 대해 삽입 손실이 $5{\sim}11\;dB$이고, 출력 OIP3가 $10{\sim}15\;dBm$인 결과를 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1046-1049
• /
• 2002

In this paper, a sub-harmonic dual-gate FET mixer for IMT-2000 base-station was designed by using single-gate FET cascode structure and driven by the second order harmonic component of LO signal. The dual-gate FET mixer has the characteristic of high conversion gain and good isolation between ports. Sub-harmonic mixing is frequently used to extend RF bandwidth for fixed LO frequency or to make LO frequency lower. Furthermore, the LO-to-RF isolation characteristic of a sub-harmonic mixer is better than that of a fundamental mixer because the frequency separation between the RE and LO frequency is large. As RF power is -30dBm and LO power is 0dBm, the designed mixer shows the -47.17dBm LO-to-RF leakage power level, 10dB conversion gain, -0.5dBm OIP3, -10.5dBm IIP3 and -1dBm 1dB gain compression point.

• 전기학회논문지
• /
• 제58권5호
• /
• pp.999-1003
• /
• 2009

We have designed and fabricated a linear drive amplifier with a novel intermodulation distortion(IMD) canceller using $0.18{\mu}m$ CMOS process. The drive amplifier with IMD canceller is composed of a cascode main amplifier and an additional common-source IMD canceller. Since the IMD canceller generates IM3($3^{rd}$-order imtermodulation) signal with $180^{\circ}$ phase difference against the IM3 of the cascode main amplifier, the IM3 power is drastically eliminated. As of the measurement results, $OP_{1dB}$, $OIP_3$, and power-add efficiency are 5.5 dBm, 15.5 dBm, and 21%, respectively. Those are 5 dB, 6 dB, and 13.5% enhanced values compared to a conventional cascode drive amplifier. The IMD3 of the drive amplifier with IMD canceller is enhanced more than 10 dB compared to that of the conventional cascode drive amplifier for input power ranges from -22 to -14 dBm.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.795-798
• /
• 2003

In this paper, a CMOS Tx RF/IF single chip for PCS applications is designed. The chip consumes 84mA from a 3V supply and the layout area without pads is 1.6mm$\times$3.5mm. Simulation results show that the RF block composed of a SSB RF block and a driver amplifier exhibits a gain of 14.8dB and an OIP3 of 7dBm. The image and carrier suppressions are 35dBc and 31dBc, respectively. The designed circuits are under fabrication using a 0.35${\mu}{\textrm}{m}$ CMOS process.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.90-95
• /
• 2014

본 논문에서는 다양한 모바일 TV 규격을 지원할 수 있는 모바일 TV 튜너용 VHF 및 UHF 대역 가변 이득 저잡음 증폭기를 제안한다. 제안한 VHF 대역 가변 이득 증폭기는 외부 매칭 소자를 제거하기 위해 저항 피드백을 이용하여 저잡음 증폭기와 저주파수 잡음 특성을 개선하기 위해 PMOS 입력을 사용하는 싱글-차동 증폭기, 이득 범위를 제어하기 위해 저항 피드백 부분과 감쇄기로 구성된다. 제안한 UHF 대역 가변 이득 증폭기는 잡음 특성과 외부 간섭 신호 제거 특성을 향상시키기 위해 협대역 저잡음 증폭기와 $g_m$ 가변 방식을 이용하여 이득을 제어할 수 있는 싱글-차동 증폭기와 감쇄기로 구성된다. 제안한 VHF 및 UHF 대역 가변 이득 저잡음 증폭기는 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, 전원 전압 1.8 V에서 각각 22 mA와 17 mA 의 전류를 소모하면서 약 27 dB와 27 dB의 전압 이득, 1.6-1.7 dB와 1.3-1.7 dB의 잡음 지수, 13.5 dBm와 16 dBm의 OIP3의 성능을 보인다.

• 한국산학기술학회논문지
• /
• 제19권11호
• /
• pp.695-700
• /
• 2018

본 논문에서는 고유전율 인쇄회로기판 상의 좁은 면적 내에 패키지(Package) 되지 않은 마이크로파(Microwave) 부품을 고밀도로 집적하는 HMIC (Hybrid Microwave Integrated Circuit) 기술을 적용하여 모듈(Module)의 크기를 소형화, 경량화하고 동시에 근접한 소자 상호간의 전자기적 간섭을 최소화 하는 구조 설계 및 제작 기술을 적용하여 광대역 주파수 범위에서 균일한 전기적 성능을 갖는 광대역 전력증폭기를 개발한 내용을 다루었다. 제작한 광대역 전력 증폭기의 성능을 측정한 결과, 동작 주파수 범위에서 소신호 이득은 32 ~ 36 dB 범위 내에 이득평탄도 ${\pm}1.5dB$를 갖음을 확인하였다. 또한, 출력전력은 동작 주파수 범위에서 30 dBm 이상을 만족하였으며, 잡음 지수는 7 dB 이내로 측정되어 목표규격을 만족하는 특성을 나타내었다. OIP3(Output Third Order Intercept Point)는 39 dBm 이상을 만족함을 확인하였다. 제작한 광대역 전력 증폭기는 전자전 체계의 재밍(Jamming) 발생 장치의 고출력 증폭기를 전기적으로 구동하기 위하여 필요한 목표 성능을 모두 만족함으로써 실제 적용이 가능하며, 향후 마이크로파 대역의 유사 전력 증폭기를 설계하는데 도움이 될 것으로 기대한다.

• Journal of electromagnetic engineering and science
• /
• 제3권1호
• /
• pp.1-6
• /
• 2003

In this paper, a sub-harmonic dual-gate FET mixer is suggested to improve the isolation characteristic between LO and RF ports of an unbalanced mixer. The mixer was designed by using single-gate FET cascode structure and driven by the second harmonic component of LO signal. A dual-gate FET mixer has good isolation characteristic since RF and LO signals are injected into gatel and gate2, respectively. In addition, the isolation characteristic of a sub-harmonic mixer is better than that of a fundamental mixer due to the large frequency separation between the LO and RF frequencies. As RF power was -30 ㏈m and LO power was 0 ㏈m, the designed mixer yielded the -47.17 ㏈m LO-to-RF leakage power level, 10 ㏈ conversion gain, -2.5 ㏈m OIP3, -12.5 ㏈m IIP3 and -1 ㏈m 1 ㏈ gain compression point. Since the LO-to-RF leakage power level of the designed mixer is as good as that of a double-balanced mixer, the sub-harmonic dual-gate FET mixer can be utilized instead.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.147-155
• /
• 2002

This paper describes RF front-end transceiver chipset for the dual-mode operation of PCS-Korea and IMT-2000. The transceiver chipset has been implemented in a $0.25\mutextrm{m}$ single-poly five-metal CMOS technology. The receiver IC consists of a LNA and a down-mixer, and the transmitter IC integrates an up-mixer. Measurements show that the transceiver chipset covers the wide RF range from 1.8GHz for PCS-Korea to 2.1GHz for IMT-2000. The LNA has 2.8~3.1dB NF, 14~13dB gain and 5~4dBm IIP3. The down mixer has 15.5~16.0dB NF, 15~13dB power conversion gain and 2~0dBm IIP3. The up mixer has 0~2dB power conversion gain and 6~3dBm OIP3. With a single 3.0V power supply, the LNA, down-mixer, and up-mixer consume 6mA, 30mA, and 25mA, respectively.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2395-2402
• /
• 2013

본 논문에서는 40MHz의 대역폭과 개선된 선형성을 가지는 active-RC channel selection filter (CSF)가 제안된다. 제안되는 CSF는 5차 butterworth 필터로써 한 단의 1차 low pass 필터와 두 단의 biquad 기반의 2차 low pass 필터, 그리고 DC offset 제거를 위한 DC 피드백 회로로 구성된다. CSF의 선형성을 개선하기 위해 스위치로 사용되는 MOSFET의 body를 source 노드로 연결한다. 설계된 CSF의 대역폭은 10MHz, 20MHz, 그리고 40MHz로 선택될 수 있으며, 전압 이득은 0dB에서 24dB까지 6dB의 단위로 조정된다. 제안된 CSF는 1.2V 40nm의 1-poly 8-metal CMOS 공정에서 설계된다. 설계된 CSF가 40MHz의 대역폭과 0dB의 gain을 가질 때, OIP3는 31.33dBm이고 in-band ripple은 1.046dB, IRN는 39.81nV/sqrt(Hz)로 시뮬레이션 검증되었다. CSF의 면적과 전력소모는 각각 $450{\times}210{\mu}m^2$와 6.71mW 이다.

• Journal of electromagnetic engineering and science
• /
• 제4권4호
• /
• pp.143-149
• /
• 2004

This paper describes characteristics of the single-balanced low IF resistive FET mixer for the digital beam forming(DBF) receiver. This DBF receiver based on the direct conversion method is designed with Low IF I and Q channel. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(IF) considered in this research are 1950 MHz, 1940 MHz and 10 MHz, respectively. Super low noise HJ FET of NE3210S01 is considered in design. The measured results of the proposed mixer are observed IF output power of -22.8 dBm without spurious signal at 10 MHz, conversion loss of -12.8 dB, isolation characteristics of -20 dB below, 1 dB gain compression point(PldB) of -3.9 dBm, input third order intercept point(IIP3) of 20 dBm, output third order intercept point(OIP3) of 4 dBm and dynamic range of 30 dBm. The proposed mixer has 1.0 dB higher IIP3 than previously published single-balanced resistive and GaAs FET mixers, and has 3.0 dB higher IIP3 and 4.3 dB higher PldB than CMOS mixers. This mixer was fabricated on 0.7874 mm thick microstrip $substrate(\varepsilon_r=2.5)$ and the total size is $123.1\;mm\times107.6\;mm$.