• 대한전자공학회논문지SD
• /
• 제41권8호
• /
• pp.67-74
• /
• 2004

이 논문에서는 Interpolation 구조를 이용한 3.3V 8-bit 500MSPS CMOS A/D 변환기를 설계하였다. 고속 동작의 문제를 해결하기 위해서 새로운 프리앰프, 기준 전압 흔들림을 보정하기 위한 회로, 평균화 저항을 제안하였다. 제안된 Interpolation A/D 변환기는 Track ＆ Hold, 256개의 기준전압이 있는 4단 저항열, 128개의 비교기 그리고 디지털 블록으로 구성되어 있다. 제안된 A/D 변환기는 0.35um 2-poly 4-metal N-well CMOS 공정이다. 이 A/D 변환기는 3.3V에서 440mW를 소비하며, 유효 칩 면적은 2250um x 3080um을 갖는다.

• 음성과학
• /
• 제12권2호
• /
• pp.153-170
• /
• 2005

The sub-Nyquist nonuniform sampling (SNNS) and the perfect reconstruction (PR) formula are proposed for the development of a systematic method to obtain minimal representation of a speech signal. In the proposed method, the instantaneous sampling frequency (ISF) varies, depending on the least upper boundary of spectral support of a speech signal in time-frequency domain (TFD). The definition of the instantaneous bandwidth (IB), which determines the ISF and is used for generating the set of samples that represent continuous-time signals perfectly, is given. Also, the spectral characteristics of the sampled data generated by the sub-Nyquist nonuniform sampling method is analyzed. The proposed method doesn't generate the redundant samples due to the time-varying property of the instantaneous bandwidth of a speech signal.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.694-697
• /
• 2002

Sampling rate conversion widely used in subband coding, A/D and D/A transitions etc. is an important techniques. Nyquist filters and the filter banks have been used far the sampling converter. However, they need many memories and, whenever the sampling rate is changed it is necessary to redesign filters. Then we propose design method of the new interpolation kernel. Design method of the new interpolation kernel is approximated each piecewise of lowpass filter by n th polynomials. The proposed kernel is not redesigned, whenever the sampling rate is changed. The proposed kernel is a continuous function, the sampling rate of the rational number can be converted.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.395-404
• /
• 2016

A 6-bit 3.4 GS/s flash ADC in a 65 nm CMOS process is reported along with the proposed 4x time-domain interpolation technique which allows the reduction of the number of comparators from the conventional $2^N-1$ to $2^{N-2}$ in a N-bit flash ADC. The proposed scheme effectively achieves a 4x interpolation factor with simple SR-latches without extra clocking and calibration hardware overhead in the interpolated stage where only offset between the $2^{N-2}$ comparators needs to be calibrated. The offset in SR-latches is within ${\pm}0.5$ LSB in the reported ADC under a wide range of process, voltage supply, and temperature (PVT). The design considerations of the proposed technique are detailed in this paper. The prototype achieves 3.4 GS/s with 5.4-bit ENOB at Nyquist and consumes 12.6 mW power at 1 V supply, yielding a Walden FoM of 89 fJ/conversion-step.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.563-566
• /
• 2000

Sampling rate conversion widely used in subband coding, A/D and D/A transitions etc. is an important techniques Nyquist filters and the filter banks have been used for the sampling converter. However, they need many memories and, whenever the sampling rate is changed, it is necessary to design filters. So the objective of this paper is to present a new kernel that is quick to evaluate and has a good stopband performance.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.537-540
• /
• 2004

In this paper, CMOS A/D converter with 6bit 2GSPS Nyquist input at 1.8V is designed. In order to obtain the resolution of 6bit and the character of high-speed operation. we present an Interpolation type architecture. In order to overcome the problems of high speed operation further a novel encoder, a circuit for the Reference Fluctuation, an Averaging Resistor and a Track & Hold for the improved SNR are proposed. The proposed Interpolation ADC consists of Track & Holt four resistive ladders with 64 taps, 32 comparators and digital blocks. The proposed ADC is based on 0.18um 1-poly 3-metal N-well CMOS technology, and it consumes 145mW at 1.8V power supply.

• 한국전자파학회논문지
• /
• 제8권2호
• /
• pp.126-136
• /
• 1997

이동통신에서 주파수 이용효율이 높은 QAM 변조방식을 코히런트 방식으로 통신하는 경우에는 채널상태를 추정하여 채널에 의한 신호의 왜곡을 보상하는 기술이 필요하다. 본 논문에서는 싱크함수(sinc function)를 이 용하여 레일리 페이딩 채널환경하에서 PSAM (pilot symbol assisted modulation)방식에 적용할 수 있는 새로운 페이딩 추정방식을 제안하였다. 기존의 가우시안 내삽볍 방식은 파일롯 심볼(pilot symbol)삽입주기가 나이 키스트 샘플링율(Nyquist sampling rate)에 근접할수록 성능이 급격히 저하되는 단점이 있으며, 위너 필터(Wiener filter)를 이용한 방식은 나이키스트 샘플링율에 근접해도 성능의 저하가 없는 장점이었다. 그러나 위너 필터를 사용한 방식은 최적의 필터계수를 구하기 위해서 채널 이득의 자기상관함수, 도플러 주파수와 신호대 잡음비(SNR)를 알아야 하며 이는 위너 필터방식을 설환경에 적용하기 어렵게 만드는 단점이다. 본 논문에서 제안한 방식은 위너 필터방식과 거의 유사한 성능을 갖고 있으면서도 채널 이득의 자기상관함수, 도플러 주파수와 SNR을 알아야 할 필요가 없는 장점이 있기 때문에 실환경에 적용하기 적합한 방식이다.

• 한국음향학회지
• /
• 제42권5호
• /
• pp.403-411
• /
• 2023

탄성 영상과 미세 혈류 도플러 영상과 같은 기능성 초음파 영상은 조직의 기계적, 기능적 정보를 제공함으로써 진단 성능을 향상시킨다. 그러나 기능성 초음파 영상의 구현은 데이터 획득 및 처리 시 대용량 데이터 저장과 같은 한계를 야기한다. 본 논문에서는 효율적인 횡탄성 영상 기법을 위해 데이터 획득 양을 절감시키는 서브 나이퀴스트 접근법을 제안한다. 제안하는 방법은 기존 나이퀴스트 샘플링 속도보다 1/3배 낮은 샘플링 속도로 데이터를 획득하고, 주파수 스펙트럼의 주기성을 이용하여 대역 통과 필터링 기반의 보간을 통해 재구성된 Radio Frequency(RF) 신호를 사용하여 횡파 신호를 추적한다. 이때 RF 신호는 67 % 미만의 비대역폭으로 제한된다. 제안하는 접근법을 검증하기 위해 기존 샘플링 속도로 획득한 횡파 추적 데이터를 이용하여 서브 나이퀴스트 샘플링된 RF 신호를 재현하고, 기존 접근법과 횡파 속도 영상을 재구성한다. 정량적 평가를 위해 재구성한 횡파 속도 영상의 군속도, 대조도 잡음 비, 그리고 구조적 유사성 지수를 비교하였다. 우리는 서브 나이퀴스트 샘플링 기반 횡탄성 영상의 가능성을 정성적, 정량적으로 입증하였고, 향후 실시간 3차원 횡탄성 영상 기술에 유용하게 적용 가능할 것으로 기대된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권6호
• /
• pp.695-702
• /
• 2015

A 1-V 1.6-GS/s 5.58-ENOB flash ADC with a high-speed time-domain comparator is proposed. The proposed time-domain comparator, which consumes low power, improves the comparison capability in high-speed operations and results in the removal of preamplifiers from the first-stage of the flash ADC. The time interpolation with two factors, implemented using the proposed time-domain comparator array and SR latch array, reduces the area and power consumption. The proposed flash ADC has been implemented using a 65-nm 1-poly 8-metal CMOS process with a 1-V supply voltage. The measured DNL and INL are 0.28 and 0.41 LSB, respectively. The SNDR is measured to be 35.37 dB at the Nyquist frequency. The FoM and chip area of the flash ADC are 0.38 pJ/c-s and $620{\times}340{\mu}m^2$, respectively.