• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.510-511
• /
• 2014

본 논문에서는 3-레벨 T-type 인버터에 적용 가능한 저가형 게이트 드라이버 회로를 설계하였다. 게이트 드라이버 회로는 구조가 간단하고 가격 대비 효율적인 부트스트랩 회로가 적용되었다. 3-레벨 NPC 인버터와 비교했을때 T-type 인버터는 구조적 특징으로 인해 NPC 인버터와는 다른 게이트 드라이브 회로가 필요하다. 그러므로 본 논문에서는 T-type 인버터에 적용되는 부트스트랩 게이트 드라이버 회로를 설계하였으며 안정적인 회로 동작을 위한 부트스트랩 캐패시터의 용량 선정식을 제안하였다. 설계한 게이트 드라이버 회로는 시뮬레이션을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.447-448
• /
• 2014

화석연료의 고갈이 진행됨에 따라 그 대안으로 신재생 에너지에 초점이 맞춰지고 있다. 신재생 에너지 발전의 중요성이 대두됨에 따라 계통연계형 인버터의 중요성 역시 부각되고 있으며 이에 대한 연구들이 활발히 진행되고 있다. 여러 연구 중의 하나로 멀티레벨 인버터를 들 수 있는데, 이는 2-레벨 인버터와 비교했을 때, 동일한 스위칭 주파수에서 출력전압 및 전류의 고조파 성분을 크게 줄일 수 있다는 장점을 갖는다. 본 논문에서는 NPC 3-레벨 인버터를 이용하여 태양광 발전 시스템을 구성하고, 결과를 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.315-316
• /
• 2015

본 논문에서는 3-레벨 Neutral-Point-Clamped (NPC) 인버터의 DC-Link 중성점 전압 리플을 저감하여 인버터 출력 전압의 품질 신뢰성 향상이 가능한 새로운 Discontinuous Pulse Width Modulation (DPWM) 기법을 제안한다. NPC 인버터에서는 두 개의 커패시터로 이루어진 DC-Link 구조로 인해 상, 하단 DC-Link 커패시터 전압 불평형인 상황에서 DC-Link 중 성점 전압 리플이 발생한다. 중성점 전압 리플 발생 시 출력 전압의 품질을 보장할 수 없으며, 민감한 부하에 손상을 입힐 수 있다. 제안한 DPWM 알고리즘은 DC-Link 커패시터 전압을 조정하는 두 개의 오프셋을 사용하여 중성점 전압 리플을 저감한다. 또한, 시뮬레이션을 통해 본 논문에서 제안한 알고리즘의 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.269-270
• /
• 2020

여러 모듈을 묶어 하나의 PCS를 구현하는 모듈형 인버터는 대부분 모듈들의 직류단과 교류 단을 공통으로 연결하여 사용한다. 모듈간의 순환전류 등의 문제를 해결하기 위해 PWM 동기화 기법을 사용하고 있으며 교류 단에서의 문제는 이것으로 대부분 해결할 수 있다. 그러나 임피던스가 매우 작은 직류 단에서는 PWM Pulse까지 동일하지 않는 이상 모듈 간 스위칭 전압 차에 의해 순간전류가 발생할 수밖에 없다. 직류 단이 분리된 구조에서는 문제가 없지만 ESS의 경우 대부분 직류 단이 공통으로 묶여있어 그에 대한 대책이 필요한 실정이다. 본 논문에서는 그에 대한 대책으로 직류 단에 임피던스 네트워크를 적용하는 방안을 제시하며 그 효과에 대해 고찰하고자 한다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.16 no.3
• /
• pp.283-292
• /
• 2011

This paper proposed a new multi-level inverter topology based on a H-bridge with two switches and two diodes connected to the DC-link. The output voltage of the proposed topology is quite closer to a sinusoidal waveform compared with a typical single phase inverter. The proposed multi-level inverter is applicable to a power conditioning system for renewable energy sources, and it can be also used as a building block of a cascaded multi-level inverter for a high voltage application. In case of conventional H-bridge type or NPC type multi-level inverter, 8 controllable switches are used to obtain a 5 level output voltage, but the proposed multi-level inverter requires only 6 controllable switches. Thus the circuit configuration is quite simple, reliable and cost-effective implementation is possible. The efficiency can be improved owing to the reduction of the switching loss. A new PWM method based on POD modulation is suggested which requires only one carrier signal. The switching sequence to make the capacitor voltage balanced is also considered. The feasibility is studied through simulation and experiment.

• Proceedings of the KIPE Conference
• /
• 2011.11a
• /
• pp.63-64
• /
• 2011

The inevitable calculation time delay of digital controller especially degrades the voltage control performance of three-phase UPS systems. This paper proposes time delay compensators based on the Smith-predictor for both voltage and current controllers of three-level NPC inverters. The PSIM-based simulation results show that the proposed controller with delay compensator gives improved voltage control performance with respect to time delay.

• Proceedings of the KIPE Conference
• /
• 2000.07a
• /
• pp.321-324
• /
• 2000

멀티-레벨 인버터 구조는 크게 세 가지가 있다 NPC 구조, 플라잉 커패시터 구조, 그리고 H-bridge 단위 인버터 셀을 종속적으로 연결한 cascaded 구조가 그것이다. 이중에서 cascaded 구조는 지금까지 홀수 레벨만 존재하는 것으로 알려졌다 본 논문에서는 이것을 짝수 레벨로 확장한 새로운 구조를 제안하고 홀수 짝수 레벨 모두에 적용이 가능한 새로온 PWM 기법을 제안하고자 한다. 제안한 기법은 컴퓨터 시뮬레이션 및 실험으로 그타당성을 입증하고자 한다.

• Proceedings of the KIPE Conference
• /
• 2008.10a
• /
• pp.163-165
• /
• 2008

본 논문에서는 유도전동기를 순시 토크제어하기 위한 방법으로 간접벡터제어를 사용하였고, 간접벡터제어를 통해 계산된 전압추종벡터를 NPC형 3-레벨 인버터의 SVPWM기법을 적용하여 구현하였다. SVPWM방식은 기존의 2레벨 인버터의 알고리즘을 응용하여 선형영역에서 과변조영역까지 선형적으로 전이 하도록 하였다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.315-316
• /
• 2012

Three-level neutral point clamping (NPC) converter has been widely applied in high power drive system. And in this paper, a novel method is proposed to realize this algorithm based on FPGA, And the system is consist of two parts, the DSP part and FPGA part, the DSP part includes the control algorithms and the FPGA part works to generate and putout 12 PWM pulses. And the system is tested and verified using both simulation and experimentation.

• Journal of Power Electronics
• /
• v.16 no.4
• /
• pp.1306-1315
• /
• 2016

Modern power systems driven by high-power converters have become inevitable in view of the ever increasing demand for electric power. The total power loss can be reduced by limiting the switching losses in such power converters; increased power efficiency can thus be achieved. A reduced switching frequency that is less than a few hundreds of hertz is applied to power converters that produce output waveforms with high distortion. Selective harmonic elimination pulse width modulation (SHEPWM) is an optimized low switching frequency pulse width modulation method that is based on offline estimation. This method can pre-program the harmonic profile of the output waveform over a range of modulation indices to eliminate low-order harmonics. In this paper, a SHEPWM scheme for three-phase three-leg neutral point clamped inverter is proposed. Aside from eliminating the selected harmonics, the DC capacitor voltages at the DC bus are also balanced because of the symmetrical pulse pattern over a quarter cycle of the period. The technique utilized in the estimation of switching angles involves the firefly algorithm (FA). Compared with other techniques, FA is more robust and entails less computation time. Simulation in the MATLAB/SIMULINK environment and experimental verification in the very large scale integration platform with Spartan 6A DSP are performed to prove the validity of the proposed technique.