• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 춘계종합학술대회
• /
• pp.338-341
• /
• 1998

This paper presents CMOS full adder design method based on carry-propagation-free addition trees and a circuit technique, so called multiple-valued current-nude(MVCM) circuits. The carry-propagation-free addition method uses a redundant digit sets called redundant positive-digit number representations. The carry-propagation-free addition is by three steps, and the adder can be designed directly and efficiently from the algorithm using WVCM circuit, Also Multiplier can be designed by these adder. We demonstrate the effectiveness of the proposed method through simulation(SPICE).

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2621-2624
• /
• 2003

In this paper, we designed 12Bit DAC(Digital to Analog Converter) that applied to multiple-valued logic system to Binary system. The proposed D/A Converter structure consists of the Binary to Quaternary Converter(BQC) and Quaternary to Analog Converter(QAC). The BQC converts the two input binary signals to the one Digit Quaternary output signal. The QAC converts the Quaternary input signal to the Analog output signal. The proposed DAC structure can implement voltage mode DAC that high resolution low power consumption with reduced chip area. And also, it has advantage of the easy expansion of resolution and fast settling time.

• 한국정보통신학회논문지
• /
• 제3권4호
• /
• pp.737-745
• /
• 1999

본 논문에서는 다치 부호 시스템 중에서 3치 부호 시스템인 3치 BCH 부호의 부호회로 및 복호회로에 대해서 연구하였다. 여기서 3중 오류 정정 3치 BCH 부호중 3치 BCH(26.14) 부호와 3치 BCH (26,13)부호의 부호회로와 복호회로에 대해서 비교 검토를 하였다. 실험에 의해서 구현한 부호기 및 복호기에 대해서 확인을 해 본 결과, (26,13)부호의 복호회로 쪽이 (26,14)부호의 복호기에 비해서 회로를 설계할 때 하드웨어적으로 50% 가량 줄일 수 있다는 것을 알 수 있었다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1999년도 춘계학술대회 발표논문집
• /
• pp.75-79
• /
• 1999

다치결정도(Multiple-valued Decision Diagram : MDD)와 순서화된 다치결정도(Ordered MDD : OMDD)는 다치논리함수의 표현에 폭넓게 사용된다. p치 n변수 인 경우 p$^{(n-1)}$ 으로 증가하는 노드의 수는 ROMDD(Reduced OMDD)를 사용하여 현저하게 감소시킬 수 있다. 그러나 다치와 다변수의 경우에는 더욱 많은 공정을 수반하게 된다. 이러한 단점을 보완하기 위해 Honghai Jiang이 제안한 2치시스템에서의 input implict/output explicit 관계를 갖는 OVAG(Output Value Array Graph)를 사용하여 다치논리함수를 표현한다. 고리고 MDD 표현이 어려운 상황에서 MOVAG(Multi OVAG)를 사용하여 보다 쉽게 출력값을 배열하는 그래프를 이끌어 낼 수 있다. 본 논문에서는 MOVAG의 구성방법과 회로에서 MOVAG로의 변환에 대한 알고리즘을 제안하였고, 알고리즘에 의한 결과를 MDD와 비교하여 노드수 감소에 따르는 처리속도가 개선됨 을 검증하였다.

• ETRI Journal
• /
• 제33권5호
• /
• pp.822-825
• /
• 2011

Level-encoded dual-rail (LEDR) has been widely used in onchip asynchronous interconnects supporting a 2-phase handshake protocol. However, it inevitably requires 2N wires for N-bit data transfers. Encoder and decoder circuits that perform an asynchronous 2-phase handshake protocol with only N wires for N-bit data transfers are presented for on-chip global interconnects. Their fundamentals are based on a ternary encoding scheme using current-mode multiple valued logics. Using 0.25 ${\mu}m$ CMOS technologies, the maximum reduction ratio of the proposed circuits, compared with LEDR in terms of power-delay product, was measured as 39.5% at a wire length of 10 mm and data rate of 100 MHz.

• 대한전자공학회논문지
• /
• 제24권5호
• /
• pp.823-832
• /
• 1987

This pper presents a method for constructing multiple-valued logic sequential machines based on Galois field. First, we assign all elements in GF(2**m) to bit codes using mathematical properties of GF(2**m). Then, we realized the sequencial machine circuits with and withoutm feed-back. 1) Sequential machines with feed-back are constructed by using only MUX from state-transition diagram expressing the information of sequential machines. 2) Sequential machines without feed-back are constructed by following steps. First, we assigned states in state-transition disgram to state bit codes, then obtained state function and predecessor table explaining the relationship between present states and previous states. Next, we obtained next-state function from state function and predecessor table. Finally we realized the circuit using MUX and decoder.

• ETRI Journal
• /
• 제43권6호
• /
• pp.978-990
• /
• 2021

This article presents techniques for improved estimation of symbol timing offset (STO) and carrier frequency offset (CFO) for dual-polarization (DP) orthogonal frequency division multiplex (DP-OFDM) systems. Recently, quaternion multiple-input multiple-output OFDM has been proposed for high spectral efficiency communication systems, which can flexibly explore different types of diversities such as space, time, frequency, and polarization. This article focuses on synchronization techniques for DP-OFDM systems using a cyclic prefix, where the application of quaternion algebra leads to new improved estimators. Simulations performed for DP system methods show faster reduction of STO estimator variance with a double-slope line in the logvariance line versus signal-to-noise ratio (SNR) plot compared with singlepolarization (SP) counterparts, and simulations for CFO estimates show a 3-dB gain of DP over SP estimates for same SNR values defined, respectively, for quaternion-valued or complex-valued signals. Cramer-Rao bounds for STO and CFO are derived for the synchronization methods, correlating with the observed gains of DP over SP OFDM systems.

• 대한전자공학회논문지TC
• /
• 제37권1호
• /
• pp.1-11
• /
• 2000

본 논문에서는 다중 반송파 부호 분할 다원 접속 (multi-carrier-code division multiple access; MC-CDMA) 시스템 내의 고출력 증폭기에 의해 발생하는 비선형 왜곡의 보상을 위한 전치왜곡기를 제안한다. 제안된 방법은 contraction mapping 정리와 이에 따른 고정점 반복에 기반하고 있다. 우리가 이미 다른 논문에서 제안하였던 고정점 반복 기반의 전치왜곡기가 복소수 변조 신호 자체에 적용되는 것에 반해, 여기서 제안하는 전치왜곡기는 변조 신호의 진폭에 고정점 반복을 적용하여 실수 연산을 수행하므로써 계산량을 감소시킨다. 송신기에서 traveling wave tube amplifier를 고출력 증폭기로 사용하고, BPSK 변조와 64개의 부반송파를 이용하는 동기식 MC-CDMA 기저대역 시스템에 대한 컴퓨터 시뮬레이션 결과, 제안된 전치왜곡기를 사용하는 경우 그렇지 않은 경우에 비해 비트오율 및 total degradation의 측면에서 월등한 성능 향상이 가능함을 알 수 있었다. 또한, 작은 output back-off 레벨에 대해 제안된 전치왜곡기는 복소수 연산을 수행하는 기존의 공점점 반복 기반의 전치왜곡기보다 우수한 성능을 보임을 역시 확인하였다.

• 대한전자공학회논문지
• /
• 제17권2호
• /
• pp.29-36
• /
• 1980

논문에서는 Calofs체를 이용한 다치론이함수의 구성방법을 제시하였다. 먼저 단일변수다치논리함수의 구성총론을 전개하고 그 결과를 다변수다치논리함수구성에 확장하였다. 본 논문을 전개하는데 있어서 가장 근원이 되는 수학적 근거는 (1) GF(N)의 모든 원소의 합은 영이다. (2) GF(N)의 e0을 제외한 모든 원소의 적은 N이 만수일때는 e1이고, N이 기수일 때는 et( )이다. 라는 두 성질이다. 이 성질을 바탕으로 하여 비교적 간단하고 새로운 구성이론을 유도하고, 또 전개시의 각 계수를 함수적인 승법을 거치지 않고 직접 결정하는 과정을 제시하였다. 또 예제를 들어 구성이론을 뒷받침하였다.

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.992-997
• /
• 1988

A generalized coding algorithm for multiple inputs multiple-valued logic gate based on shadow-casting is proposed. Proposed algorithm can minimize the useless pixels in case the number of inputs is not 2N (N is a natural number). A detailed analysis of advantages of proposed algorithm is presented and its effectiveness is demonstrated in case of three input binary system using inputs of 8*8 data.