• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2018년도 제58차 하계학술대회논문집 26권2호
• /
• pp.1-2
• /
• 2018

해상 선박의 안전을 위해 해저의 객체 및 장애물의 정확한 탐지를 위해 해저환경에서 감쇠현상이 비교적 적은 음파 기반의 소나가 널리 활용된다. 그러나 기존의 소나 영상 시뮬레이션은 고해상도의 영상, 잡음 처리, 해저지형과 객체 데이터 등의 방대한 데이터 처리로 인해 물체 탐지 및 식별을 위한 처리속도와 비용이 크게 증가한다. 이러한 문제를 최소화하기 위해서 해저지형, 객체 생성과 잡음 처리 모델을 Multi-Threading, SIMD 등 병렬처리를 적용하여 처리속도를 최적화 한다. 본 논문에서는 혼합된 병렬처리 방법을 적용하여 소나를 기반으로 해저 환경 시뮬레이션을 위한 모의 신호를 생성하는 성능을 향상시킨다. 병렬처리로 인해 개선된 성능을 순차처리에 따른 속도와 실험적으로 비교한다.

• 방송공학회논문지
• /
• 제22권4호
• /
• pp.509-518
• /
• 2017

GPU를 탑재한 여러 대의 PC를 클러스터(서버-클라이언트 구조)로 구성함으로써 고해상도 디지털 홀로그램을 고속으로 생성할 수 있다. 그러나, 비디오 홀로그램의 경우, PC 사이의 데이터 전송 시간이 프레임 수에 비례하여 선형적으로 증가하기 때문에 비디오 홀로그램을 고속 생성하는 데 있어 큰 걸림돌이 된다. 본 논문에서는 이러한 데이터 전송 시간의 증가를 해결하기 위해 멀티쓰레드를 활용하는 방법을 제안한다. 기본적으로 각 클라이언트 PC에서의 홀로그램 생성은 서버로부터 광원 정보 획득, GPU를 이용한 CGH 연산, 서버로의 결과 전송의 과정으로 이루어지는데, 각 과정을 순차적으로 하지 않고 멀티쓰레딩을 통해 병렬로 수행함으로써 전체 홀로그램 생성 시간에서 데이터 전송 시간의 비율을 크게 줄일 수 있다. 실험을 통해, 150 프레임을 가지는 고해상도 비디오 홀로그램을 생성하는 시간을 약 30% 줄일 수 있음을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제15권2호
• /
• pp.155-162
• /
• 2010

현실적으로 무선 네트워크의 정확한 성능 평가를 위해서는 다수의 노드들을 실제 네트워크 환경에 적용하여 노드들 간의 전송 데이터를 실시간으로 수집하여야 하는 어려움이 있다. 이러한 이유에서 공간 및 시간적인 제약사항을 극복함과 동시에 매체접근기법, 라우팅기법, 노드배치알고리즘 등과 같은 최적의 설계 방법을 찾기 위한 분석 도구가 필수적으로 요구된다. 이에 본 논문에서는 무선 네트워크 시스템을 효과적으로 시뮬레이션하기 위하여 멀티쓰레딩(multi-threading)기법을 응용한 시뮬레이션 도구의 구조와 설계방안을 제시하고 이를 구현하였다. 최종적으로 범용 네트워크 시뮬레이터인 NS2 무선 네트워크 모델에서 일반적으로 사용되는 무선 네트워크 환경 파라미터들을 구현된 시뮬레이터에 동일하게 적용하여 시뮬레이션을 수행하고 이를 비교함으로써 제안된 시뮬레이터의 유용성을 입증한다.

• 디지털산업정보학회논문지
• /
• 제12권1호
• /
• pp.89-95
• /
• 2016

Recent growth of hacking threats and development in software and technology put Network security under threat, In addition, intrusion, malware and worm virus have been increased due to the existence of variety of sophisticated hacking methods. The goal of this study is to compare Snort Alpha version with Suricata 2.0.11 version whereas previous study focuses on comparison between snort 2. x version under thread environment and Suricata under multi-threading environment. This thesis' experiment environment is set as followed. Intel (R) Core (TM) i5-4690 3. 50GHz (4threads) of CPU, 16GB of RAM, 3TB of Seagate HDD, Ubuntu 14.04 are used. According to the result, Snort Alpha version is superior to Suricata in performance, but Snort Alpha had some glitches when executing pcap files which created core dump errors. Therefore this experiment seeks to analyze which performs better between Snort Alpha version that supports multi packet processing threads and Suricata that supports multi-threading. Through this experiment, one can expect the better performance of beta and formal version of Snort in the future.

• 한국안전학회지
• /
• 제39권1호
• /
• pp.96-103
• /
• 2024

The demand for mass calculation of offsite consequence analysis to conduct exhaustive single-unit or multi-unit Level 3 PSA is increasing. In order to perform efficient offsite consequence analyses, the Korea Atomic Energy Research Institute is conducting model optimization studies to minimize the analysis time while maintaining the accuracy of the results. A previous study developed a model optimization method using efficient plume segmentation and verified its effectiveness. In this study, we investigated the possibility of optimizing the model through particle size distribution setting by checking the reduction in analysis time and deviation of the results. Our findings indicate that particle size distribution setting affects the results, but its effect on analysis time is insignificant. Therefore, it is advantageous to set the particle size distribution as fine as possible. Furthermore, we evaluated the effect of multithreading and confirmed its efficiency. Future optimization studies should be conducted on various input factors of offsite consequence analysis, such as spatial grid settings.

• 정보처리학회논문지A
• /
• 제13A권2호
• /
• pp.137-146
• /
• 2006

최근 Chip-level MuitiThreading(CMT) 기술을 내장한 프로세서 들이 출시되면서 그들을 기반으로 하는 공유 메모리 다중 프로세서(SMP: Shared Memory Multiprocessor) 서버 또한 그 사용이 점점 더 보편화 되고있다. OpenMP는 그 사용의 효율성으로 인하여 SMP 시스템을 위한 응용 프로그램의 병렬화를 위한 표준이 되었다. 고성능 컴퓨팅(HPC: High Performance Computing) 응용프로그램 분야에서 더욱 더 빠른 컴퓨터의 처리 능력에 대한 요구가 증가함에 따라, OpenMP 지시어를 사용하여 병렬화된 HPC 응용 프로그램 들의 성능과 확장성을 높이는 일은 그 중요성이 점차 증대되고 있다. 본 논문에서는 CMT 기술을 내장한 대용량 SMP서버인 Sun Fire E25K에서 OpenMP 지시어를 사용하여 병렬화된 HPC 응용 프로그램 들의 suite인 SPEC OMPL(OpenMP를 위한 표준 벤치마크 suite)의 성능과 확장성에 관해 연구했다. 본 논문에서는 또한 SPEC OMPL에 대한 CMT 기술의 효능을 평가하였다.

• 한국통신학회논문지
• /
• 제27권5C호
• /
• pp.512-521
• /
• 2002

최근에 성능의 한계를 드러내고 있는 수퍼스칼라 RISC를 대체할 새로운 프로세서 구조로서 SMT(Simultaneous Multi-Threading)이 활발히 연구되고 있다. SMT는 하나의 프로세서에 여러 개의 스레드가 하드웨어 자원을 동적으로 공유하며 동시에 수행되는 구조이다. 이러한 환경에서는 프로세서 안에 존재하는 여러 스레드로부터 명령어를 원활하게 공급하여 주는 것이 중요하다. SMT 프로세서는 기존의 프로세서에 비하여 사이클 당 실제 처리되는 명령어 수가 월등히 많기 때문에, 사이클 당 명령어 페치량과 페치된 명령어를 임시 저장하는 페치 큐의 엔트리수가 신중하게 결정되어야 한다. 또한 사이클마다 페치할 스레드와 각 스레드의 페치량을 결정하는 것이 성능에 큰 영향을 미친다. 따라서 본 논문에서는 이러한 요소들이 프로세서 전체의 성능에 미치는 영향을 분석하고 그 결과를 바탕으로 SMT 프로세서에 최적화된 명령어 페치 전략에 대하여 논한다.

• 한국통신학회논문지
• /
• 제29권3A호
• /
• pp.347-357
• /
• 2004

네트웍 시스템은 빠른 트래픽 처리속도와 다양한 서비스 제공을 위한 유연성이라는 두 가지 측면을 모두 만족시키기 위하여 발전되어 왔고 이러한 결과로 네트웍 프로세서가 출현하게 되었다. 네트웍 프로세서의 성능을 향상시키는 방법으로는 고속의 외부 인터페이스와 전용 연산기 등을 이용하는 방법들이 사용되어왔다. 최근에 이르러 이러한 방법 이외에 아키텍쳐적인 방법을 이용한 SMT(Simultaneous MultiThreading) 네트웍 프로세서의 구조가 제안되었는데 SMT 구조는 설계의 복잡성으로 인하여 상용화에 어려움이 있다. 따라서 SMT 구조의 네트웍 프로세서를 개발하기 위해서는 SMT 구조의 하드웨어 간략화 측면의 연구가 필요하다. 본 논문에서는 SMT 구조의 각 유닛들이 네트웍 알고리즘을 실행하는데 있어서의 영향을 분석하고 그 결과를 바탕으로 최적화된 SMT 네트웍 프로세서의 구조를 제안하였다.

• 정보처리학회논문지A
• /
• 제17A권2호
• /
• pp.73-80
• /
• 2010

하드웨어의 성능이 향상됨에 따라 멀티태스킹 방식으로 병행 처리하는 연구가 다양하게 진행되고 있다. 프로그램 개발 단계에서 프로그램을 수정할 경우, 전체 프로그램을 다시 평가하는 대신 수정한 부분과 그 부분에 영향 받는 부분만을 다시 평가하는 방법이 점진 평가인데, 여러 프로세서에서 병렬로 처리하는 대신 자바언어의 멀티쓰레딩 기능을 활용하여 점진 평가의 효율성을 증대시키는 연구가 필요하다. 본 논문에서는 의미 구조에 직접적으로 영향을 주는 변수의 값을 나타내는 속성을 중심으로 종속성을 표시하여 객체 지향언어인 자바 언어에서 병행 점진 평가를 동시에 효율적으로 수행할 수 있는 병행 점진 평가 알고리즘을 제시하고 그 알고리즘의 정확성을 증명한다. 실험을 통해 병행 점진 평가 방법의 효율성을 분석한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1387-1390
• /
• 2003

The superscalar architecture shows limit in performance improvement recently. While, SMT(Simultaneous Multi-Threading) architecture is receiving remark. The purpose of SMT architecture is to improve the performance of superscalar microprocessors by executing multi threads at the same time. In this paper, a load/store unit(LSU) suitable for ARM-compatible SMT microprocessors is presented. This LSU supports load instructions and store instructions of ARM ISA. This LSU keeps away the degradation of SMT by cache miss.