• 전력전자학회논문지
• /
• 제12권3호
• /
• pp.258-266
• /
• 2007

자기부상열차는 초기부상에서 정상상태에 이르는 짧은 시간동안 전류변화가 매우 큰 단점이 있다. 본 연구에서는 이를 안정적으로 제어하기 위해서 다중루프제어를 적용하였다. 제어기가 포함된 전체시스템에 상태방정식의 특성방정식을 구하여 원하는 특성의 제어이득을 쉽게 구할 수 있도록, Bessel function 원형모델을 도입하여 극점을 설정하였다. 설정된 극점을 바탕으로 제어기를 구성하고, 시스템의 특성방정식을 구하여 계수비교 함으로써, 시스템의 안정된 제어 특성을 확인하였다.

• Journal of Power Electronics
• /
• 제15권4호
• /
• pp.910-919
• /
• 2015

The use of a PV grid-connected inverter with non-isolated topology and without a transformer is good for improving conversion efficiency; however, this inverter has become increasingly complicated for eliminating leakage current. To simplify the complicated architecture of traditional three-level dual buck inverters, a new dual Buck three-level PV grid-connected inverter topology is proposed. In the proposed topology, the voltage on the grounding stray capacitor is clamped by large input capacitors and is equal to half of the bus voltage; thus, leakage current can be eliminated. Unlike in the traditional topology, the current in the proposed topology passes through few elements and does not flow through the body diodes of MOSFET switches, resulting in increased efficiency. Additionally, a multi-loop control method that includes voltage-balancing control is proposed and analyzed. Both simulation and experimental results are demonstrated to verify the proposed structure and control method.

• 한국음향학회지
• /
• 제28권8호
• /
• pp.806-814
• /
• 2009

이 논문은 능동흡음재를 이용한 수중음향반사파 상쇄에 관한 연구이다. 능동흡음재는 평판형 구동센서와 수신센서로 몰딩되고 외부 제어기와 연결된 구조로 되어있다. 이 두 층의 센서와 피드백제어기는 하나의 피드백 루프를 이루며, 이 루프의 특징은 외부로부터 인가되는 입사파에 대해 음향 임피던스가 자동적으로 정합되어, 자동적으로 반사파를 상쇄하는 특성을 가진다. 능동흡음재의 전기 구조 음향의 다중물리특성은 1차원 전달함수로 모델링 되고, 운용주파수 대역에서 입사파에 대한 반사파가 최소화 되도록 제어기의 전달함수가 설정된다. 능동형 흡음재는 수동형 흡음재의 두께에 비하여 현저히 얇은 두께를 가지며, 간단한 아날로그 회로 제어기만으로도 넓은 주파수 대역에서 우수한 흡음특성을 보인다.

• Journal of Electrical Engineering and Technology
• /
• 제8권4호
• /
• pp.760-765
• /
• 2013

An Interline Power Flow Controller (IPFC) is a converter based controller which compensates and balance the power flow among multi-lines within the same corridor of the multi-line subsystem. The Interline Power Flow Controller consists of a voltage source converter based Flexible AC Transmission System (FACTS) controller for series compensation. The reactive voltage injected by individual Voltage Source Converter (VSC) can be controlled to regulate active power flow in the respective line in which one VSC regulates the DC voltage, the other one controls the reactive power flows in the lines by injecting series active voltage. In this paper, a circuit model for IPFC is developed and simulation of interline power flow controller is done using the proposed circuit model. Simulation is done using MATLAB Simulink and PSPICE. The results obtained by MATLAB are compared with the results obtained by PSPICE and compared with theoretical values.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.433-448
• /
• 2012

A source-synchronous receiver based on a delay-locked loop is presented. It employs a shared global calibration control between channels, yet achieves channel expandability for high aggregate I/O bandwidth. The global calibration control accomplishes skew calibration, equalizer adaptation, and phase lock of all the channels in a calibration period, resulting in the reduced hardware overhead and area of each data lane. In addition, the weight-adjusted dual-interpolating delay cell, which is used in the multiphase DLL, guarantees sufficient phase linearity without using dummy delay cells, while offering a high-frequency operation. The proposed receiver is designed in the 90-nm CMOS technology, and achieves error-free eye openings of more than 0.5 UI across 9-28 inch Nelco4000-6 microstrips at 4-7 Gb/s and more than 0.42 UI at data rates of up to 9 Gb/s. The data lane occupies only $0.152mm^2$ and consumes 69.8 mW, while the rest of the receiver occupies $0.297mm^2$ and consumes 56.0 mW at the 7- Gb/s data-rate and supply voltage of 1.35 V.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 전력전자학회논문지
• /
• 제14권6호
• /
• pp.504-513
• /
• 2009

본 논문에서는 조명용 LED 구동 장치를 위한 새로운 방식의 LED 구동 모듈화 방법을 제안한다. 제안된 LED 구동 회로는 플라이백 컨버터를 이용하여 교류 입력 전원의 핫 접지와 LED 구동부의 콜드 접지를 절연한다. LED 전류 제어를 용이하게 하기위해 플라이백 컨버터를 동특성이 뛰어난 불연속 모드로 동작시키고, KIA2431을 이용하여 귀환 루프 제어를 한 후, 그에 대한 특성을 파악한다. 제안된 LED 구동 모듈은 폭넓은 교류 전원 입력 범위와 PWM 제어 IC를 직접 제어하여 버스트 디밍을 구현하고 넓은 범위의 LED 밝기 조절이 가능하게 하였다. 본 논문에서는 제안된 LED 구동 모듈에 대한 동작 원리를 설명하고 LED 구동 모듈을 실제로 구현 및 적용하여 제안된 구동 모듈의 유용성을 입증하였다. 또한, 소형화와 모듈화 된 LED 구동 모듈을 병렬로 연결한 다 채널 LED 구동 장치를 제안하고 그 타당성을 검증하였다.

• 조명전기설비학회논문지
• /
• 제12권1호
• /
• pp.78-84
• /
• 1998

발전소나 화학플랜트의 급수 및 순환수 계통은 물론 건물의 공조설비 유체계통, 정수 또는 폐수설비에서의 원수유량 및 약품 주입제어 등과 같은 유체계통은 대부분 밸브와 동력 펌프를 이용해 유량 제어를 한다. 따라서 이들 유체계통의 제어방법 및 정밀도에 따라 그 시스템의 성능 및 에너지 절약에 많은 영향을 미치게 된다. 지금까지 이들 계통은 주로 PI제어기를 이용하였으나 이 제어 방법으로는 루프간의 간섭현상으로 정밀하게 유량부하를 제어 할수 없는 문제점이 있다. 본 논문에서는 유체계통 동력부하 설비를 다변수로 구성하여 2-자유 PID제어를 적용하고 신경망을 이용해 튜우닝함으로서 효과적으로 정밀하게 제어 할수 있는 방법을 제시하고 시뮬레이션을 통해 그 방법의 우수성을 입증하였다. 시뮬레이션 결과 설정치를 잘 추종하고 외란에 대해서는 강인성을 갖는 것으로 나타났다.

• 전기학회논문지P
• /
• 제59권3호
• /
• pp.279-287
• /
• 2010

Interior permanent magnet synchronous motor(IPMSM) adjustable speed drives offer significant advantages over induction motor drives in a wide variety of industrial applications such as high power density, high efficiency, improved dynamic performance and reliability. This paper proposes efficiency optimization control of IPMSM drive using adaptive fuzzy learning controller(AFLC). In order to optimize the efficiency the loss minimization algorithm is developed based on motor model and operating condition. The d-axis armature current is utilized to minimize the losses of the IPMSM in a closed loop vector control environment. The design of the current based on adaptive fuzzy control using model reference and the estimation of the speed based on neural network using ANN controller. The controllable electrical loss which consists of the copper loss and the iron loss can be minimized by the optimal control of the armature current. The minimization of loss is possible to realize efficiency optimization control for the proposed IPMSM. The optimal current can be decided according to the operating speed and the load conditions. This paper considers the design and implementation of novel technique of high performance speed control for IPMSM using AFLC. Also, this paper proposes speed control of IPMSM using AFLC1, current control of AFLC2 and AFLC3, and estimation of speed using ANN controller. The proposed control algorithm is applied to IPMSM drive system controlled AFLC, the operating characteristics controlled by efficiency optimization control are examined in detail.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.451-454
• /
• 2004

The reconfigurable architecture is increasingly important for design of multi-mode communication systems and computation-intensive DSP systems. The proposed coarse-grain architecture is based on a reconfigurable processing element consisting of a MAC unit, a register file, a context data register, and PE interconnect control blocks. The main feature of the Proposed architecture is the loop context which enables faster configuration. Also, we propose another area-efficient reconfigurable architecture with improved reconfigurability. The SystemC modeling results show that the proposed architecture can reduce 9 clock cycles of 2D DCT compared to existing architectures.