• 항공우주시스템공학회지
• /
• 제13권5호
• /
• pp.1-8
• /
• 2019

최근 항공기 운용 장비는 시스템 수 및 무게, 전력 소비량 플랫폼 중복성을 줄이기 위해 기존 연합형(Federated) 구조에서 멀티코어를 이용한 모듈형(Integrated Modular) 구조로 변화하고 있다. 이러한 변화로 다수의 기능을 하나의 모듈에 통합함에 따라 디스플레이 장치를 통해 조종사에게 제공해야할 정보량이 증가하게 되었으며, 이로 인해 시스템 운용주기 내에 처리해야할 그래픽양이 증가하게 되었다. 본 논문에서는 멀티코어 시스템을 운용하기 위한 AMP(Asymmetric Multi-Processing) 방식의 파티셔닝 운용 시스템(Partition Operating System)에서 항공기 시스템의 운용주기 내에 보다 많은 그래픽을 처리하기 위해 단일코어로 처리되는 기존의 그래픽스 렌더링 엔진 구조를 멀티코어로 분산하여 처리할 수 있는 그래픽스 렌더링 엔진 분산처리방안을 제시한다.

• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.52-60
• /
• 2010

본 논문에서는 멀티코어 시스템을 위한 동적전력관리 프레임워크를 통하여 응용프로그램의 특성에 따라 멀티코어의 불필요한 전력소모를 줄일 수 있음을 Intel Centrino Duo를 사용한 경우와 ARM11 MPCore를 사용한 경우를 통하여 검증하였다. 프로세서의 종류에 따라 전력 소모를 줄이기 위하여 사용된 기술에 차이가 있으며 아직까지는 멀티코어 임베디드 프로세서에 동적 전압 관리와 같은 정밀한 제어가 이뤄지지 못하고 있다. 제안하는 동적전력관리 프레임워크를 이용하여 스마트폰과 같이 운영체제를 통한 멀티 프로세싱을 지원하는 환경에서는 다수의 프로세서가 소모하는 불필요한 전력을 효과적으로 줄일 수 있어야한다. 필요한 만큼의 프로세서 성능을 결정하고 실시간으로 프로세서의 성능을 변경함으로써 각 응용프로그램의 동작을 위한 최소 요구사항을 만족시키면서 전력소모를 최소화 시킬 수 있다. 이를 위하여 본 논문에서는 응용프로그램의 실행과 종료에 따라 필요한 동작을 자동화시키고 시스템 성능을 분석하기 위한 기준을 정의하였다. 대표적인 임베디드 프로세서와 범용프로세서에 제안하는 전력 관리 프레임워크를 적용하여 성능을 검증하였으며 본 논문이 제안한 동적전력관리 프레임워크가 응용프로그램의 최소 요구 성능을 만족시키면서 가능한 전력소모를 줄일 수 있는 인터페이스라는 것을 확인하였다.

• 전기전자학회논문지
• /
• 제15권3호
• /
• pp.255-260
• /
• 2011

본 논문은 허프 변환을 이용한 차선 검출 알고리즘의 병렬화 기법을 제안한다. 허프 변환은 영상의 모든 위치에 존재 가능한 모든 후보 ${\Theta}$ 들에 대해 ${\rho}$ 값을 구해야 하므로 연산량이 많기 때문에 연산에 많은 시간이 소요되는 단점이 있다. 이를 멀티코어 환경에서 병렬 처리하는 구조를 제안 한다. 또한 허프 변환 이외에도 전처리 과정에 해당하는 노이즈 제거와 에지 검출도 병렬 처리 하였다. 제안하는 알고리즘은 기존 알고리즘에 비해 5.17배의 성능 향상이 있다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.289-293
• /
• 2016

As more mobile devices are equipped with multi-core CPUs and are required to execute many compute-intensive multimedia applications, it is important to optimize the systems, considering the underlying parallel hardware architecture. In this paper, we implement and optimize ray-tracing application tailored to a given mobile computing platform with multiple heterogeneous processing elements. In this paper, a lightweight ray-tracing application is specified and implemented in Kahn process network (KPN) model-of-computation, which is known to be suitable for the description of real-time applications. We take an open-source C/C++ implementation of ray-tracing and adapt it to KPN description in the Distributed Application Layer framework. Then, several possible configurations are evaluated in the target mobile computing platform (Exynos 5422), where eight heterogeneous ARM cores are integrated. We derive the optimal degree of parallelism and a suitable distribution of the replicated tasks tailored to the target architecture.

• 항공우주시스템공학회지
• /
• 제15권6호
• /
• pp.59-65
• /
• 2021

In this paper, the transmission characteristics of the multi-layered composite material with wire mesh and honeycomb core for aircraft applications have been analyzed with the proposed method. The proposed method converts the conductive wire mesh into effective layer, while for the dielectric honeycomb core, effective permittivity has been derived based on volume fraction with the proposed method. The proposed method has been verified through comparison with full-wave simulation and revealed excellent. In addition, the calculation time of the proposed method is a few order of magnitude faster in comparison with the full-wave simulation.

• 대한임베디드공학회논문지
• /
• 제17권3호
• /
• pp.185-190
• /
• 2022

We propose a high speed data communication method for motor drive systems with fast control cycle in order to collect state variables of motor control without degrading control performance. Ethernet is chosen for communication device, and multi-core DSP architecture is exploited for communication processing load distribution. The communication program including network protocol stack and motor control program are assigned to two separate cores, and data between two cores are exchanged using interrupt-based inter-process communication mechanism, which enables to achieve a high-speed communication performance without degrading the motor control performance. The performance of developed communication method is demonstrated by real experiments using TCP, UDP and Raw Socket protocols in an experimental setup consisting of TI's TMS320F28388D motor control card and MS Windows PC.

• 농촌계획
• /
• 제11권4호
• /
• pp.33-45
• /
• 2005

This study investigates the core elements of the formation and development of cluster using a multi-disciplinary approach and suggests a promoting strategy by development stage of cluster. As a sub-category of regional innovation system, the cluster has been considered as one of the most noticeable methodological argument to make the regional innovation system come true. In the meantime, this study examines the core elements of cluster shown in the theories and examples through six academic fields such as economics, geography, regional development, business administration, sociology and pedagogy and their educational back-ground. By means of establishing the incubation stage in the development of cluster, core elements are composed in the stages of birth, incubation and evolution in subsequent manner. A promoting strategy will be suggested through the implication of core elements in the reestablished stages.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권1호
• /
• pp.1-9
• /
• 2014

This paper proposes a low-latency Sample Adaptive Offset filter (SAO) architecture and its Single Instruction Multiple Data (SIMD) optimization scheme to achieve fast High Efficiency Video Coding (HEVC) decoding in a multi-core environment. According to the HEVC standard and its Test Model (HM), SAO operation is performed only at the picture level. Most realtime decoders, however, execute their sub-modules on a Coding Tree Unit (CTU) basis to reduce the latency and memory bandwidth. The proposed low-latency SAO architecture has the following advantages over picture-based SAO: 1) significantly less memory requirements, and 2) low-latency property enabling efficient pipelined multi-core decoding. In addition, SIMD optimization of SAO filtering can reduce the SAO filtering time significantly. The simulation results showed that the proposed low-latency SAO architecture with significantly less memory usage, produces a similar decoding time as a picture-based SAO in single-core decoding. Furthermore, the SIMD optimization scheme reduces the SAO filtering time by approximately 509% and increases the total decoding speed by approximately 7% compared to the existing look-up table approach of HM.

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2007년도 제29회 추계학술대회논문집
• /
• pp.198-203
• /
• 2007

본 연구의 목표는 air core의 길이 조절이 가능한 스월인젝터의 음향학적인 감쇠기능을 통해 고주파 연소불안정을 억제하는 것이다. air core(길이, 형상, 부피)와 인젝터의 위치에 대한 음향학적인 감쇠 효과는 선행 연구를 통해 실험되었다. 이러한 결과들을 바탕으로 다중 인젝터들의 효과에 대한 연구를 진행하였다. 실험 결과로부터 각 모드의 배(anti-node)에 장착된 인젝터들의 수의 증가로 감쇠효과가 증가하는 것을 확인하였다. 또한 각 모드들의 배(anti-node)에 장착되어 동조된 인젝터들이 동시에 개별적인 모드 감쇠 성능을 보일 수 있음을 확인했다.

• 한국컴퓨터정보학회논문지
• /
• 제16권6호
• /
• pp.11-20
• /
• 2011

본 논문에서는 DVFS 기능을 제공하는 멀티코어 프로세서 상에서 실시간 비디오 태스크의 에너지 소모량을 최소화하는 최적 스케쥴링 기법을 제안한다. 제안된 스케쥴링 기법은 멀티코어의 병렬처리 기법을 활용하도록 적절한 수의 멀티코어들을 태스크의 수행에 할당하고, 사용되지 않는 코어들의 전원을 끄며, 실시간 태스크의 데드라인을 만족하는 최저 클락 주파수를 배정한다. 단일 코어에서 태스크를 실행하는 기존 방법과 그리고 모든 코어들에서 태스크를 실행하는 기존 방법을 제안된 스케쥴링 기법과 비교하는 실험 결과에서, 제안된 스케쥴링 기법이 기존 방법들의 에너지 소모량을 각각 최대 67%, 89% 감소시킴을 확인하였다.