• 한국위성정보통신학회논문지
• /
• 제8권3호
• /
• pp.10-14
• /
• 2013

본 논문에서는 저전력 기술인 DVFS (Dynamic Voltage Frequency Scaling) 응용을 위하여, 동작주파수의 변화에도 소비전력이 일정한 특성을 갖는 전류모드 회로를 적용함에 있어서, 저속 동작에서 소비전력이 과다한 전류모드 회로의 문제점을 전류모드 회로에서 sub-threshold 영역 동작의 MOSFET을 적용함으로써 소비전력을 최소화하는 설계기술을 소개한다. 회로설계는 MOSFET BSIM 3모델을 사용하였으며, 시뮬레이션한 결과, strong-inversion 동작일 때 소비전력은 $900{\mu}W$이었으나, sub-threshold 영역으로 동작하였을 때, 소비전력이 $18.98{\mu}W$가 되어, 98 %의 소비전력의 절감효과가 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제31권3C
• /
• pp.250-257
• /
• 2006

본 논문에서는 H.264/AVC의 부호화기에서 RDO 모드 결정을 위한 효율적인 방식을 제안한다. DCT 계수와 RDO 모드 결정 과정의 특징에 기반하여 모든 DCT 계수들이 양자화 후에 '0'이 되는 오차 블록 (AZCB)을 검출하는 새로운 조건이 유도된다. 제안 알고리즘에서는 AZCB에 대한 (I)DCT, (역)양자화, 엔트로피 부호화 과정의 생략이 이루어진다. 이것은 RDO 모드 결정 과정에 요구되는 계산량을 감소시킨다. 모의 실험 결과는 기존 방식에 비하여 약 40% 이상의 계산량 감소가 제안 알고리즘에서 이루어짐을 보여준다.

• 한국컴퓨터정보학회논문지
• /
• 제17권11호
• /
• pp.1-10
• /
• 2012

본 논문에서는 16비트 Thumb 명령어 집합 구조를 개선하기 위하여 주소 지정 방식을 확장하는 기법을 제시한다. 제시된 방법의 핵심 아이디어는 사용 빈도가 낮은 명령어들의 레지스터필 드의 너비를 감소시키고 이를 통해 절약한 비트들을 이용하여 사용 빈도가 높은 명령어들에 새로운 주소 지정 방식을 도입하는 것이다. 제시된 기법은 16 비트 Thumb 구조의 상위 집합인 32비트 ARM 구조에서 사용되는 유용한 주조 지정 방식들을 채택한다. 데이터 리스트에 대한 접근 속도를 향상시키기 위하여 크기가 조정된 레지스터 오프셋 주소 지정 방식과 사후 인덱스 주소 지정 방식이 로드와 저장 명령어에 도입된다. 실험결과, 제시된 방법은 전통적인 방식과 비교하여 평균 8.5%의 성능을 향상시킨다.

• 한국전자파학회논문지
• /
• 제15권3호
• /
• pp.278-283
• /
• 2004

위성통신에서 있어서 주파수 할당 및 빔 커버리지가 다양해지고 복잡해짐에 따라 주파수상에서 인접하지 않은 여러 개의 채널 신호가 하나의 고출력 증폭기에 의해서 증폭되어져 안테나를 통하여 지상으로 송출되는 경우가 있다. 본 논문에서는, 이러한 위성통신 시스템에 적용이 가능한 두 개의 통과대역을 갖는 위성 중계기용 이중모드 정규(canonical) 구조 필터를 제시하였다. 필터의 무게와 부피를 줄이기 위하여 이중모드 설계기법을 사용하였으며, 최대한 많은 수의 전달영점 구현이 가능한 정규 구조로 필터를 설계하였다. 두 개의 통과대역을 갖는 Ka대역 위성 중계기용(30/20 ㎓) 6차 이중모드 정규 구조 필터의 구현을 통하여 설계기법을 검증하였다.

• Journal of Power Electronics
• /
• 제18권3호
• /
• pp.923-930
• /
• 2018

Based on the application of an integrated dynamic brake (IDB) system that uses a PWM inverter fed-AC motor drive to operate the piston, a new active zero state PWM (AZSPWM) is proposed to improve the stability and reliability of the IDB system by suppressing the conducted electro-magnetic interference (EMI) noise under a wide range of load torque. The new AZSPWM reduces common-mode voltage (CMV) by one-third when compared to that of the conventional space vector PWM (CSVPWM). Although this method slightly increases the output current ripple by reducing the CMV, like the CSVPWM, it can be used within the full range of the load torque. Further, unlike other reduced common-mode voltage (RCMV) PWMs, it does not increase the switching power loss. A theoretical analysis is presented and experiments are performed to demonstrate the effectiveness of this method.

• Journal of electromagnetic engineering and science
• /
• 제15권2호
• /
• pp.89-96
• /
• 2015

This paper describes the application of a passive noise cancellation method to a prototype inductor-inductor-capacitor (LLC) resonant converter by placing a compensation winding in a transformer to reduce common mode noise. The connection method for the compensation winding is investigated. A circuit analysis is implemented for the displacement currents between the primary and secondary windings in the transformer. The analyzed displacement currents are verified by performing a circuit simulation and a proper compensation winding connection that reduces common mode noise is found. The measurement results show that common mode noise is reduced effectively up to 20 dB in the 1 to 7 MHz frequency region for the prototype LLC resonant converter by using the proposed passive noise cancellation method.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2008년도 춘계학술대회 논문집
• /
• pp.559-571
• /
• 2008

Platform Screen Door(PSD) has been installed and operated at seoul subway line $1\sim4$ in the manual train operation mode(ATS/ATC) by SeoulMetro since 2005. SeoulMetro uses the wireless (RF) communication system and the train door detection system for the link between the train and PSD doors opening/closing motion in the manual train operation mode. For the convenience and safety of passengers, the train doors and the PSD doors opening/closing shall be synchronized as much as possible. In ATO(Automatic Train Operation) mode which provides the interface between train control system and PSD system, ATO signaling system makes the train doors and PSD doors open/close command signals systematically, so PSD doors can be opened/closed almost simultaneously with the train doors. But, in the manual train control(ATS/ATC) mode, PSD system needs to detect the train doors open/close operation and make PSD open/close command signals to actuate PSD doors. These PSD open/close commanding process cause time delay of PSD doors opening/closing motion in response to the train doors opening/closing motion. Sometimes the response delay time can be over 1 second, which is not proper to operate PSD, and need to be reduced This paper presents the reduction method of the PSD response delay time to improve the convenience and safety of passengers.

• 정보처리학회논문지A
• /
• 제15A권2호
• /
• pp.69-74
• /
• 2008

본 논문은 MOS 전류모드 논리회로 (MOS current-mode logic circuit)의 누설전류를 감소시키기 위해 슬립 트랜지스터 (sleep-transistor) 트랜지스터를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하는 새로운 구조를 제안하였다. 슬립 트랜지스터는 누설전류를 최소화하기 위해 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 사용하였다. $16\;{\times}\;16$ 비트 병렬 곱셈기를 제안한 구조에 적용하여 제안한 구조의 타당성을 입증하였다. 이 회로는 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/50으로 감소하였다. 이 회로는 삼성 $0.35\;{\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 이용하여 검증하였다.

• ETRI Journal
• /
• 제38권5호
• /
• pp.807-817
• /
• 2016

A novel fast algorithm is suggested for a coding unit (CU) mode decision using pseudo rate-distortion based on a separated encoding structure in High Efficiency Video Coding (HEVC). A conventional HEVC encoder requires a large computational time for a CU mode prediction because prediction and transformation procedures are applied to obtain a rate-distortion cost. Hence, for the practical application of HEVC encoding, it is necessary to significantly reduce the computational time of CU mode prediction. As described in this paper, under the proposed separated encoder structure, it is possible to decide the CU prediction mode without a full processing of the prediction and transformation to obtain a rate-distortion cost based on a suitable condition. Furthermore, to construct a suitable condition to improve the encoding speed, we employ a pseudo rate-distortion estimation based on a Hadamard transformation and a simple quantization. The experimental results show that the proposed method achieves a 38.68% reduction in the total encoding time with a similar coding performance to that of the HEVC reference model.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권2호
• /
• pp.104-110
• /
• 2011

A CMOS Image Sensor (CIS) mounted on mobile appliances requires low power consumption due to limitations of the battery life cycle. In order to reduce the power consumption of CIS, we propose novel power reduction techniques such as a data flip-flop circuit with leakage current elimination and a low power single slope analog-to-digital (A/D) converter with a sleep-mode comparator. Based on 0.13 ${\mu}m$ CMOS process, the chip satisfies QVGA resolution (320 ${\times}$ 240 pixels) that the cell pitch is 2.25 um and the structure is a 4-Tr active pixel sensor. From the experimental results, the performance of the CIS has a 10-b resolution, the operating speed of the CIS is 16 frame/s, and the power dissipation is 25 mW at a 3.3 V(analog)/1.8 V(digital) power supply. When we compare the proposed CIS with conventional ones, the power consumption was reduced by approximately 22% in the sleep mode, and 20% in the active mode.