• 전자공학회논문지
• /
• 제53권6호
• /
• pp.130-136
• /
• 2016

HEVC (High Efficiency Video Coding) 비디오 국제표준 확장기술은 스크린 콘텐츠를 주요 부호화 대상 영상 중 하나로 고려하는 스크린 콘텐츠용 비디오 압축 기술을 포함하고 있다. 표준화가 완료된 HEVC 버전 1에 이미 포함되어 있는 변환생략 기술은 변환을 생략하고 양자화만을 수행하는 기술로 스크린 콘텐츠와 같이 고주파 에너지를 많이 포함하는 영상에서 큰 압축률 향상을 보인다. 하지만 변환생략이 가능한 모든 $4{\times}4$ 변환블록에 대하여 변환생략 모드까지 포함한 선택가능한 모드 중에서 최적의 모드를 결정하여야 하므로 부호화기의 복잡도가 증가한다. 본 논문에서는 스크린 콘텐츠 부호화에 특히 효과적인 IBC(Intra block copy) 기술과 변환생략 기술간의 통계적 상관성을 이용한 고속 변환생략 모드 결정과, $4{\times}4$ 변환블록 마다 변환생략 여부를 나타내는 transform_skip_flag를 CU단에서 하나의 대표 플래그로 묶어 표현하는 변환생략 통합 시그널링 방법을 제안한다. 모의 실험을 통하여 제안 방법을 적용한 경우, $4{\times}4$ 변환 블록 부호화 시간을 약 32%를 절감할 수 있는 것을 확인하였다.

• 한국항행학회논문지
• /
• 제24권2호
• /
• pp.85-91
• /
• 2020

최근 다양한 환경에서 무인기를 효율적으로 운용하기 위한 목적으로 멀티모드 레이다 시스템이 고안되었으며, 이는 PD (pulse Doppler) 방식과 FMCW (frequency modulated continuous wave) 방식을 통합하여 활용할 수 있다는 장점을 가진다. 멀티모드 레이다 시스템의 하드웨어 구조의 경우 FFT (fast Fourier transform) 프로세서와 IFFT (inverse fast Fourier transform) 프로세서가 필수적이지만, FFT 프로세서는 큰 복잡도를 갖는 구조 중 하나로 FFT 프로세서의 복잡도를 감소시키는 방향으로의 구조 설계가 필요하다. 또한, 다양한 거리 해상도를 요구하는 레이다 응용 환경을 고려했을 때, FFT 프로세서는 가변 길이의 연산을 지원할 필요가 있다. 이에 본 논문에서는 멀티모드 레이다 신호처리 프로세서 거리 추정부의 FFT 프로세서와 IFFT 프로세서를 16~1024 포인트의 가변 길이 연산을 지원하는 단일 FFT 프로세서의 하드웨어로 설계하여 제안한다. 제안된 FFT 프로세서는 MATLAB 기반 알고리즘 설계를 수행한 뒤, 그 결과를 토대로 Verilog-HDL (hardware description language)을 활용하여 RTL (register transfer level) 설계가 수행되었으며, 논리 합성 결과 총 총 7,452개의 logic elements, 5,116개의 registers로 구현 가능함을 확인하였다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.141-146
• /
• 2016

HEVC/H.265는 ITU-T SG 16 WP와 ISO/IEC JTC 1/SC29/WG 11에서 제안된 가장 최근의 비디오 코딩 표준안이다. H.265에서 영상은 연속된 코딩 트리 유닛(CTU)들로 나누어지고, CTU는 다양한 지역적 특성을 받아들이기 위해 다수의 코딩 유닛(CU)들로 나누어진다. H.265의 코딩 효율은 이전 표준인 H.264/AVC와 비교하면 약 2배 정도 우수하나 확장된 CU와 변환블록(Transform)의 크기가 증가함에 따라 인코더 내에서 예측 (Prediction), 모드결정 (Mode decision) 그리고 복원(Reconstruction) 블록의 하드웨어 크기가 이전 표준과 비교하여 4배 정도 증가하는 문제점이 있다. 본 논문에서는 이러한 문제점을 해결하기 위하여 인코더 내에서 복잡도가 가장 큰 Prediction/Mode Decision/Reconstruction (PMR) 블록에 대하여 코딩효율(PSNR)을 저하시키지 않는 범위 내에서 하드웨어 복잡도를 줄이기 위한 새로운 구조를 제안한다. 복잡도가 감소된 하드웨어를 이용하면 전체 비디오 인코더의 사이즈를 줄일 수 있으며, Full-HD 영상에 대하여 300 Mhz의 클록 주파수와 60 fps의 프레임율로 동작한다. 테스트 영상에 대하여 PMR 예측 블록에서 Bjøntegaard Delta (BD) 비트율의 증가는 평균 30 % 이며, PMR 블록의 전체 게이트 수는 약 1.8 M 이다.

• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.18-26
• /
• 2011

본 논문에서는 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC 복호기를 설계하였다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계 되었으며, 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용함으로써 기존방법에 비해 검사노드 메모리 용량을 47% 감소시켰다. Matlab 모델링과 시뮬레이션을 통해 고정소수점 비트 폭이 LDPC 복호기의 복호성능에 미치는 영향을 분석하고, 이를 통해 최적의 하드웨어 설계조건을 도출하여 반영하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

• 대한전자공학회논문지TC
• /
• 제39권8호
• /
• pp.14-25
• /
• 2002

본 논문에서는 제 3 세대 이동 통신인 WCDMA 기지국 모뎀의 실제 구현에 적합하도록 변형된 AFC(Automatic Frequency Control) 루프를 제안한다. 제안된 AFC 루프에는 구현상의 복잡도 감소를 위하여 기존의 CP-FDD(Cross Product Frequency Difference Detector) 알고리즘을 변형한 Normalized CP-FDD 알고리즘을 적용하였다. 제안된 Normalized CP-FDD는 입력 신호 진폭 변화에 민감한 기존 CP-FDD 출력 특성을 보완하며, FDD의 출력(S-curve)의 선형화 구간을 증가시킴으로써 안정적인 주파수 오차에 대한 추정을 가능하게 한다. WCDMA에서는 IS-95 시스템과 다르게 파일롯 심볼이 연속적으로 전송되지 않으므로, FDD 입력단에 이동 평균 필터(Moving Average Filter)를 도입하여 교차곱(Cross-product)의 수를 증가시킴으로써 잡음의 영향을 감소시키고 주파수 오차에 대한 추적 시간 성능과 안정성을 향상시켰다. 또한 다단 추적 모드를 적용함으로써 수신 신호의 주파수 오차의 크기에 대한 능동적인 보상이 가능하도록 하였으며, 루프 필터의 출력을 이용한 ROM table 도약 구조의 NCO(Numerical Controled Oscillator)를 적용하여 주파수 오차를 보상하였다. 본 논문에서 제안한 알고리즘은 WCDMA 기지국 모뎀 구현에서 성공적으로 적용되었다.

• 한국전자통신학회논문지
• /
• 제9권10호
• /
• pp.1207-1214
• /
• 2014

비디오 코딩에서 GOP의 첫 번째 프레임은 많은 비트를 발생시키는 인트라 모드로 압축되고 다음 프레임의 인터 모드 압축에 사용되기 때문에 첫 프레임인 인트라 프레임의 압축 결과는 이후 프레임에도 영향을 주게 된다. 기존 알고리즘의 경우 인트라 프레임의 압축은 bpp 값에 따라 양자화 파라미터를 설정하여 압축하는데, 이때 bpp는 영상의 특성을 전혀 고려하지 않는다. 정확한 인트라 프레임 압축을 위해서는 bpp 뿐만 아니라 영상의 복잡도와 전송률을 함꼐 고려하여 양자화 파라미터를 결정하여야 한다. 본 논문에서는 GOP의 인코딩 특성에 대한 분석을 바탕으로 인트라 프레임 압축을 위한 양자화 파라미터를 계산에 필요한 실시간 양자화 모델링 방법을 제안한다. 실험 결과는 제안하는 모델이 인트라 프레임의 특성을 잘 반영하고 있으며 또한 실시간으로 모델 파라미터를 구하는 방법도 효과적으로 작동함을 보여준다.

• 방송공학회논문지
• /
• 제16권6호
• /
• pp.1069-1072
• /
• 2011

본 논문에서는 현재 표준화가 진행 중인 HEVC(High Efficiency Video Coding)에서 양예측(bi-predictive)모드에 존재하는 문제점을 거론하고 문제점에 대한 해결방안을 제시하여 부호화 효율을 증가시키고 계산 복잡도를 감소시키는 방법을 제안한다. 현재 HM 3.0에서는 양예측을 사용하는 블록에서 L0 움직임 정보와 L1 움직임 정보가 동일해지는 경우가 빈번히 발생한다. 본 논문에서는 이러한 현상이 발생하는 경우 L1의 움직임 벡터를 현재 블록의 주변 블록의 (0,0)이 아닌 L0 움직임 벡터로 대체 하고, 여전히 L0 움직임 벡터와 L1 움직임 벡터가 동일할 경우 예측모드를 단예측으로 변경하여 부호화 성능을 향상 시키고 계산 복잡도를 감소시키는 방법을 제안하였다. 실험 결과, LD(Low-Delay) 실험조건의 경우 기존 대비 복호화기의 수행시간을 2% ~ 5% 감소시키고 부호화 성능을 약 0.3% ~ 0.5% 향상 시켰다.

• Journal of Electrical Engineering and Technology
• /
• 제4권4호
• /
• pp.559-565
• /
• 2009

Power dissipation during scan testing is becoming an important concern as design sizes and gate densities increase. The high switching activity of combinational circuits is an unnecessary operation in scan shift mode. In this paper, we present a novel architecture to reduce test power dissipation in combinational logic by blocking signal transitions at the logic inputs during scan shifting. We propose a unique architecture that uses dmuxed scan flip-flop (DSF) and transmission gate as an alternative to muxed scan flip-flop. The proposed method does not have problems with auto test pattern generation (ATPG) techniques such as test application time and computational complexity. Moreover, our elegant method improves performance degradation and large overhead in terms of area with blocking logic techniques. Experimental results on ITC99 benchmarks show that the proposed architecture can achieve an average improvement of 30.31% in switching activity compared to conventional scan methods. Additionally, the results of simulation with DSF indicate that the powerdelay product (PDP) and area overhead are improved by 28.9% and 15.6%, respectively, compared to existing blocking logic method.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1947-1954
• /
• 2012

비디오 코딩에서 첫 번째 프레임은 많은 비트를 발생시키는 인트라 모드로 압축되고 다음 프레임의 인터 모드압축에 사용되기 때문에 첫 프레임을 위한 초기 QP 값은 첫 프레임뿐만 아니라 이후 프레임에도 영향을 주게 된다. 일반적으로 초기 QP 값은 bpp 값에 따라 4가지 값 중에 하나로 설정되는데, 저전송률 비디오 코딩의 경우 전송률에 상관없이 40의 값으로 설정된다. 이렇게 설정하는 것은 간단한 반면 부정확한 문제가 있다. 정확한 초기 QP 값 예측을 위해서는 bpp 뿐만 아니라 영상의 복잡도와 전송률도 함께 고려하여야 한다. 제안하는 알고리즘에서는 GOP에 할당된 비트량에서 첫 프레임이 차지하는 비율을 조절하여 초기 QP를 결정하며, 첫 프레임이 차지하는 비율에 해당하는 QP를 결정하기 위해서 비트율-QP 모델을 이용한다. 실험 결과는 제안하는 방법이 기존의 JVT 알고리즘에 비해 정확하게 최적의 초기 QP 값을 예측하고 PSNR 성능도 더 우수함을 보여준다.

• 한국인터넷방송통신학회논문지
• /
• 제9권6호
• /
• pp.23-28
• /
• 2009

본 논문에서는 SC-FDMA 시스템을 위한 적응형 스위칭 등화기를 제안하고 성능을 분석하였다. SC-FDMA 시스템이 OFDM과 상당히 비슷한 구조를 가지고 있는 것은 잘 알려져 있다. 더군다나, SC-FDMA 시스템은 OFDM에 비해서 낮은 PAPR을 갖는 장점이 있다. 그러나 이 시스템은 다중경로 페이딩 또는 증가된 채널 응답 등과 같은 무선채널의 특성에 의해 성능이 열화 될 수 있다. 이러한 영향을 줄이기 위해서는 효율적인 적응형 등화기가 요구된다. 따라서 제안된 시스템에서는 낮은 이동속도에서는 ZF 등화기를 그리고 높은 이동속도에서는 MMSE 등화기를 사용하는 스위칭 모드로 운용이 되도록 설계하였다. 모의실험 결과로부터 제안된 기법이 시스템 복잡도 측면에서 효과적인 성능을 보임을 확인하였다. 따라서 제안된 시스템은 향후 3GPP LTE의 상향링크 설계에 응용이 될 수 있으리라 기대한다.