• 제목/요약/키워드: Microprocessor Implementation

검색결과 199건 처리시간 0.026초

SoC 기반 상황인식 시스템 구조 (An SoC-based Context-Aware System Architecture)

  • 손봉기;이건명;김종태;이승욱;이지형;전재욱;조준동
    • 한국지능시스템학회논문지
    • /
    • 제14권4호
    • /
    • pp.512-516
    • /
    • 2004
  • 상황인식(context-aware)은 인간-컴퓨터 상호작용의 단점을 극복하기 위한 방범으로써 많은 주목을 받고 있다. 이 논문에서는 SoC(System-on-a-Chip)로 구현될 수 있는 상황인식 시스템 구조를 제안한다. 제안한 구조는 센서 추상화, 컨텍스트 변경에 대한 통지 메커니즘, 모듈식 개발, if-then 규칙을 이용한 쉬운 서비스 구성과 유연한 상황인식 서비스 구현을 지원한다. 이 구조는 통신 모듈, 처리 모듈, 블랙보드를 포함하는 SoC 마이크로프로세서 부분과 규칙 기반 시스템 모듈을 구현한 하드웨어로 구성된다. 규칙 기반 시스템 하드웨어는 모든 규칙의 조건부에 대해 매칭 연산을 병렬로 수행하고, 규칙의 결론부는 마이크로프로세서에 내장된 행위 모듈을 호출함으로써 작업을 수행한다. 제안한 구조의 SoC 시스템의 규칙의 매칭부분은 SystemC SoC 개발 환경에서 설계하여 구조의 타당성을 확인하였고, 마이크로프로세서에 내장될 행위모듈에 대해서는 소프트웨어적으로 타당성을 확인하였다. 제안한 SoC 기반의 상황인식 시스템 구조는 주거 환경에서 컨텍스트를 인식하여 노인을 보조하는 지능형 이동 로봇 등에 적용될 수 있을 것으로 기대된다.

피부과용 $CO_2$레이저시스템의 설계 및 구현 (Design and Implementation of Dermatology $CO_2$ Laser System)

  • Kim, Whi-Young
    • 한국컴퓨터정보학회논문지
    • /
    • 제6권2호
    • /
    • pp.8-13
    • /
    • 2001
  • 최근에 $CO_2$의료용 레이저의 이용이 증가함에 따라 레이저출력의 안정도, 유지와보수의 편리성, 소형화, 저가격화 등이 요구되고 있으며, 이러한 특성을 충족시키기 위해서본 연구에서는 실험실에서 직접 설계ㆍ제작할 수 있는 저속 축류형의 구조를 채택하였다. 그리고 펄스 발생 장치는 SMPS방식, 스위칭 소자는 수십KHz의 스위칭에 적합한 IGBT를 사용하였고 커패시터에 충전된 에너지를 고압ㆍ고주파 펄스 변압기를 사용하여 고압펄스로 변환 후 방전관에 인가하였다. 레이저 출력은 일정한 펄스폭에서 펄스반복율을 변화시킴으로서 제어가 가능하도록 하였다. 반복율은 10Hz~1KHz까지 가변할 수 있도록 설계하였고 최대펄스 전압은 약 20㎸였다. 실험결과 기존의 출력보다 최대 3% 향상을 얻을 수가 있었고. 최대출력은 동작압력 18 Torr에서 23w를 얻었다. 또한, 90˚에서 SCR를 점호하였고 펄스반복률은 60Hz조건에서 한개의 펄스파형을 포착하여 펄스폭(FWHM:Full Width at Half Maxium)을 측정한 결과 약 3㎳을 얻을 수가 있었다.

PC 인터페이스를 이용한 LCD 구동회로의 PLD 설계 (PLD Design of LCD Drive Circuit using PC Interface)

  • 이승호;이주현
    • 조명전기설비학회논문지
    • /
    • 제16권1호
    • /
    • pp.67-75
    • /
    • 2002
  • 본 논문에서는 PC 인터페이스를 이용하여 Gray Mode Graphic STN LCD를 구동하는 구동회로를 제안한다. 제안된 구동회로는 사용자가 PC상에서 작업한 이미지 데이터를 PC 인터페이스를 이용하여 LCD로 전송할 수가 있다. 따라서 기존의 방식과는 달리 마이크로프로세서를 사용하지 않기 때문에 사용자가 손쉽게 LCD를 구동할 수 있는 장점이 있다. 제안한 LCD 구동회로 부분은 schematic capture, AHDL, VHDL 등으로 설계하여 시뮬레이션을 수행하고 ALTERA 사의 EPM7192SQC160-15 PLD를 사용하여 구현하였다. PC 인터페이스 부분은 MS-Visual C++ 6.0으로 프로그래밍 하였다. 한편, 제안한 구동회로를 테스트 보드를 구성한 후에 하드웨어 동작 검증을 수행하여 그 효용성을 입증하였다. 본 논문에서 제안한 구동회로를 현재 시판중인 마이크로프로세서를 사용하는 타 업체의 구동회로와 비교한 결과는 구동회로의 작동 편이성, 제작시 소요되는 비용 등에서 우수함을 나타내었다.

Educational Framework for Interactive Product Prototyping

  • Nam Tek-Jin
    • 디자인학연구
    • /
    • 제19권3호
    • /
    • pp.93-104
    • /
    • 2006
  • When the design profession started, design targets were mainly static hardware centered products. Due to the development of network and digital technologies, new products with dynamic and software-hardware hybrid interactive characteristics have become one of the main design targets. To accomplish the new projects, designers are required to learn new methods, tools and theories in addition to the traditional design expertise of visual language. One of the most important tools for the change is effective and rapid prototyping. There have been few researches on educational framework for interactive product or system prototyping to date. This paper presents a new model of educational contents and methods for interactive digital product prototyping, and it's application in a design curricula. The new course contents, integrated with related topics such as physical computing and tangible user interface, include microprocessor programming, digital analogue input and output, multimedia authoring and programming language, sensors, communication with other external devices, computer vision, and movement control using motors. The final project of the course was accomplished by integrating all the exercises. Our educational experience showed that design students with little engineering background could learn various interactive digital technologies and its' implementation method in one semester course. At the end of the course, most of the students were able to construct prototypes that illustrate interactive digital product concepts. It was found that training for logical and analytical thinking is necessary in design education. The paper highlights the emerging contents in design education to cope with the new design paradigm. It also suggests an alterative to reflect the new requirements focused on interactive product or system design projects. The tools and methods suggested can also be beneficial to students, educators, and designers working in digital industries.

  • PDF

16비트 명령어 기반 프로세서를 위한 페어 레지스터 할당 알고리즘 (Pair Register Allocation Algorithm for 16-bit Instruction Set Architecture (ISA) Processor)

  • 이호균;김선욱;한영선
    • 정보처리학회논문지A
    • /
    • 제18A권6호
    • /
    • pp.265-270
    • /
    • 2011
  • 다양한 영역에서32비트 명령어 기반 마이크로프로세서의 사용이 일반화되고 있지만, 임베디드 시스템 환경에서는 여전히 16비트 명령어 기반 프로세서가 널리 사용되고 있다. 인텔 8086, 80286 및 모토로라 68000, 그리고 에이디칩스의 AE32000과 같은 프로세서들이 그 대표적인 예이다. 그러나, 16비트 명령어들은 32비트 명령어보다 그 크기로 인해 상대적으로 낮은 표현력을 가지고 있어 동일한 기능을 구현하는데 32비트 명령어 기반 프로세서에 비해 많은 명령어를 수행해야 한다는 문제점을 가지고 있다. 실행 명령어 수는 프로세서의 실행 성능과 밀접한 관련을 가지므로 16비트 명령어셋의 표현력을 향상시켜 성능 저하 문제를 해결할 필요성이 있다. 본 논문에서는 기존의 그래프 컬러링 기반 레지스터 할당(Graph-coloring based Register Allocation) 알고리즘을 보완한 페어 레지스터 할당(Pair Register Allocation) 알고리즘을 제안하고, 이를 통한 성능 분석 결과 및 추후 연구 방향을 제시하고자 한다.

소프트웨어/하드웨어 최적화된 타원곡선 유한체 연산 알고리즘의 개발과 이를 이용한 고성능 정보보호 SoC 설계 (Design of a High-Performance Information Security System-On-a-Chip using Software/Hardware Optimized Elliptic Curve Finite Field Computational Algorithms)

  • 문상국
    • 한국정보통신학회논문지
    • /
    • 제13권2호
    • /
    • pp.293-298
    • /
    • 2009
  • 본 연구에서는 193비트 타원곡선 암호화프로세서를 보조프로세서 형태로 제작하여 FPGA에 구현하였다. 프로그램 레벨에서 최적화된 알고리즘과 수식을 제안하여 증명하였고, 검증을 위해 Verilog와 같은 하드웨어 기술언어를 통하여 다시 한번 분석 하여 하드웨어 구현에 적합하도록 수정하여 최적화 하였다. 그 이유는 프로그래밍 언어의 순차적으로 컴파일되고 실행되는 특성이 하드웨어를 직접 구현하는 데에 본질적으로 틀리기 때문이다. 알고리즘적인 접근과 더불어 하드웨어적으로 2중적으로 검증된 하드웨어 보조프로세서를 Altera 임베디드 시스템을 활용하여, ARM9이 내장되어 있는 Altera CycloneII FPGA 보드에 매핑하여 실제 칩 프로토타입 IP로 구현하였다. 구현된 유한체 연산 알고리즘과 하드웨어 IP들은 실제적인 암호 시스템에 응용되기 위하여, 193 비트 이상의 타원 곡선 암호 연산 IP를 구성하는 라이브러리 모듈로 사용될 수 있다.

One Switching Cycle 내에 최대전력점을 추종하는 태양광 발전의 아날로 MPPT 제어 시스템 (Analog MPPT Tracking MPP within One Switching Cycle for Photovoltaic Applications)

  • 지상근;권두일;유철희;한상규;노정욱;이효범;홍성수
    • 전력전자학회논문지
    • /
    • 제14권2호
    • /
    • pp.89-95
    • /
    • 2009
  • 태양광발전시스템에서 태양전지의 최대전력점 추적(MPPT, Maximum Power Point Tracking)은 중요한 부분이다. MPPT 알고리즘은 태양전지가 주어진 일사량 및 온도에 의해 최대전력점에서 동작할 수 있도록 전압($V_{MPP}$), 전류($I_{MPP}$)를 찾는다. 기존의 P&O, IncCond 알고리즘은 듀티를 증가 혹은 감소시키기 위하여 마이크로 프로세서나 DSP를 필요로 한다. 본 논문에서는 간단하면서 빠른 아날로그 MPPT 알고리즘을 제안한다. 이 방식은 기존 방식과 비교해서 매우 빠르게 MPP를 추적할 수 있으며 구현하기 쉽다. 또한 급격히 변하는 일사량에 기존 방식보다 대처가 빠르며 높은 효율을 보여준다.

Line-CCD를 이용한 수중광학 센서 시스템의 구현 (Implementation of Marine Optical Sensor System Using A Line-CCD)

  • 정의석;이동호;이경운;임아람;정재욱;박정호
    • 전기전자학회논문지
    • /
    • 제14권3호
    • /
    • pp.244-249
    • /
    • 2010
  • 수중의 미립자 계수를 위한 Line-CCD를 이용한 수중광학 시스템을 구현하였다. 미립자 계수 측정을 위하여 680nm Laser diode를 광원으로 사용하였다. 광학시스템을 동작확인을 위해 수중 인공탱크 및 해양에서 실험을 하였다. 시스템의 상 하강 운동 시, 마이크로프로세서(FPGA)의 신호 전달(센서의 신호검출)을 통하여 미립자 계수를 알 수 있다. 시스템의 알고리즘은 또한, 깊이에 따른 압력, 온도, 계수 값을 실시간으로 분석한다. 실험을-통해 광학센서 시스템의 높은 정확도를 보여주었다. 따라서, Line-CCD를 통한 실시간 측정 가능한 수중광학 시스템을 제안 하였다.

MF디지탈 수신기의 설계에 관한 고찰 (A Study on the Design of Multifrequency Digital Receiver)

  • 오덕길;김진태;박항구
    • 대한전자공학회논문지
    • /
    • 제21권6호
    • /
    • pp.27-33
    • /
    • 1984
  • 본 논문은 TDM 전자교환기의 국간신호 장비인 CCITT R2-MF 수신기(32CH용)의 디지탈 하드웨어 실현에 관한 실험적인 연구이다. MF 검출을 위한 DSP(digital signal Processing)방법은 여러 가지가 있지만 본 수신장치의 요구조건은 특정 주파수의 예민한 주파수 응답 특성과 그의 유무 판별이 필요하므로 DFT(discrete Fourier transform)에 의한 방법이 가장 효율적이다 이의 실현은 실 시간 처리를 위해 "bit-slice micro-processor"인 Am2900 series를 사용, micro-programming 기법을 도입하여 고속처리를 하였다. 그리고 전 시스템 제어를 위하여 Z-80A processor를 사용, 하드웨어 및 소프트웨어의 융통성을 최대한 높임으로서 TDM 전자교환기의 국간 신호장치로서의 활용 가능성을 확인하였다.

  • PDF

컴퓨터 비젼 응용을 위한 태스크 레벨 파이프라인 멀티컴퓨터 RV860-PIPE의 구현 (Implementation of a Task Level Pipelined Multicomputer RV860-PIPE for Computer Vision Applications)

  • 이충환;김준성;박규호
    • 전자공학회논문지B
    • /
    • 제33B권1호
    • /
    • pp.38-48
    • /
    • 1996
  • 본 논문에서는 컴퓨터 비젼응용을 위한 태스크레벨 파이프라인 멀티컴퓨터인 "RV860-PIPE(Realtime Vision i860 system using PIPEline)"를 구현하고 성능평가 하였다. RV860-PIPE는 MIMD형태의 아키텍쳐를 가지며, 시각처리에 적합한 ring 형태의 상호연결망(interconnection network)을 갖는 매시지 패싱타입의 컴퓨터로 구현되었다. RV860-PIPE의 단위 노드 컴퓨터는 일반적인 시각알고리즘의 수행을 위하여 법용성과 강력한 처리능력을 갖도록 64-bit 프로세서를 사용하여 설계하였다. 또한 단위 노드간 양방향 통신 및 영상 입출력기와의 통신 부담을 덜기 위한 전용화된 고속 통신 채널을 설계하였다. 구현된 시스템은 edge 검출, 실시간 이동물체 추적, 실시간 얼굴인식과 같은 시각 처리 응용프로그램들을 성능평가함으로써 컴퓨터 비젼응용에 실용적으로 적용가능함을 보였다.

  • PDF