• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 D
• /
• pp.1514-1516
• /
• 1999

This paper covers our efforts to improve the low carrier mobility and light instability of hydrogenated amorphous silicon (a-Si:H) films with microcrystalline silicon $({\mu}c-Si)$ films. We successfully prepared ${\mu}c-Si$ films on $CaF_2$/glass substrate by decomposition of $SiH_4$ in RPCVD system. The $CaF_2$ films on glass served as a seed layer for ${\mu}c-Si$ film growth. The XRD analysis on $CaF_2$/glass illustrated a (111) preferred $CaF_2$ grains with the lattice mismatch less than 5 % of Si. We achieved ${\mu}c-Si$ films with a crystalline volume fraction of 61 %, (111) and (220) crystal orientations. grain size of $706\AA$, activation energy of 0.49 eV, and Photo/dark conductivity ratio of 124. By using a $CaF_2$/glass structure. we were able to achieve an improved ${\mu}c-Si$ films at a low substrate temperature of $300^{\circ}C$.

• 전자통신동향분석
• /
• 제27권5호
• /
• pp.109-125
• /
• 2012

액정 디스플레이의 산업 규모는 놀라운 속도로 확대되고 있다. 그 원동력이 된 것이 박막 트랜지스터(Thin Film Transistor: TFT) 기술의 발전에 있다. 비정질 실리콘(Amorphous Silicon: a-Si) TFT 기술은 대형 액정 TV를 탄생시키고, 저온 폴리실리콘 TFT는 휴대전화 등의 중소형 디스플레이와 AMOLED의 핵심 기술이 되었다. 또한 다양한 TFT 기술 seeds가 계속해서 출현하여 정보 인프라와 생활 스타일에 맞춘 새로운 정보기기의 출현을 예감시키고 있다. 새로운 응용제품의 요구는 새로운 기술 개발의 견인차가 되고 있다. 최근에는 이러한 요구에 따라 산화물 TFT, 마이크로 결정실리콘(microcrystalline Si: ${\mu}c-Si$) TFT, 유기물 TFT 등의 기술도 활발하게 연구개발되고 있다. 본고에서는 지금까지의 TFT 기술 개발의 발전사를 뒤돌아보고 지금부터의 발전 방향을 박막 트래지스터 기술 이노베이션 관점으로부터 전망하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.237.2-237.2
• /
• 2014

이번 연구는 system-on-panel에 적용하기 위한 비휘발성 메모리의 전하보유시간 및 메모리 윈도우 특성 향상에 관한 연구이다. 이를 위해 SiO2/SiOX/SiOXNY의 메모리 구조를 이용하였으며, 채널층으로 결정화 온도에 따른 수소화된 미세결정 실리콘-게르마늄을 이용하였다. 채널 층으로 사용된 수소화된 미세결정 실리콘-게르마늄은 비정질 실리콘-게르마늄보다 더 낮은 bandgap과 더 적은 defect density로 인하여 더 향상된 전하보유시간 및 메모리 윈도우를 얻을 수 있었다. 결정화가 거의 이루어지지 않은 실리콘-게르마늄 비휘발성 메모리의 경우 약 4.9V의 메모리 윈도우를 얻을 수 있었다. 반면 300oC에서 약 43.4%의 결정화가 이루어진 실리콘-게르마늄의 메모리 윈도우는 약 5.9V로 약 17%의 향상이 있으며, 10년 후 74.5%의 높은 전하보유시간을 가졌다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1592-1594
• /
• 2003

This paper presents the deposition and characterization of microcrystalline silicon(${\mu}c$-Si:H) films by HWCVD(Hot-wire Chemical Vapor Deposition) method at low substrate($300^{\circ}C$). The filament temperature, pressure and $SiH_4$ concentration were determined to be a critical parameter for the deposition of poly-Si films. Series A was deposited under the conditions of $1380^{\circ}C$(Tf), 100 mTorr and $2{\sim}10%\{SC:SiH_4/(SiH_4+H_2)\}$ for 60 min. Series B was deposited under the conditions of $1400{\sim}1450^{\circ}(T_f)$, 30 mTorr and $2{\sim}12%$(SC) for 60 min. The physical characteristics were measured by Raman and FTIR spectroscopy, dark and photoconductivity measurements under AM1.5 illumination.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2008년도 제34회 동계학술대회 초록집
• /
• pp.299-299
• /
• 2008

• 신재생에너지
• /
• 제2권3호
• /
• pp.31-36
• /
• 2006

Superstrate pin amorphous silicon thin-film(a-Si:H) solar cells are prepared on $SnO_2:F$ and ZnO:Al transparent conducting oxides(TCO) in order to see the effect of TCO/p-layers on a-Si:H solar cell operation. The solar cells prepared on textured ZnO:Al have higher open circuit voltage VOC than cells prepared on $SnO_2:F$. Presence of thin microcrystalline p-type silicon layer(${\mu}c-Si:H$) between ZnO:Al and p a-SiC:H plays a major role by causing improvement in fill factor as well as $V_{OC}$ of a-Si:H solar cells prepared on ZnO:Al TCO. Without any treatment of pi interface, we could obtain high $V_{OC}$ of 994mV while keeping fill factor(72.7%) and short circuit current density $J_{SC}$ at the same level as for the cells on $SnO_2:F$ TCO. This high $V_{OC}$ value can be attributed to modification in the current transport in this region due to creation of a potential barrier.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2006년도 춘계학술대회
• /
• pp.158-161
• /
• 2006

Superstrate pin amorphous silicon thin-film (a-Si:H) solar cells are prepared on $SnO_2:F$ and ZnO:Al transparent conducting oxides (TCO) In order to see the effect of TCO/P-layers on a-Si:H solar cell operation. The solar cells prepared on textured ZnO:Al have higher open circuit voltage $V_{oc}$ than cells prepared on $SnO_2:F$. Presence of thin microcrystalline p-type silicon layer $({\mu}c-Si:H)$ between ZnO:Al and p a-SiC:H plays a major role by causing improvement in fill factor as well as $V_{oc}$, of a-Si:H solar cells prepared on ZnO:Al TCO. Without any treatment of pi interface, we could obtain high $V_{oc}$, of 994mv while keeping fill factor (72.7%) and short circuit current density $J_{sc}$ at the same level as for the cells on $SnO_2:F$ TCO. This high $V_{oc}$ value can be attributed to modification in the current transport in this region due to creation of a potential barrier.

• 한국세라믹학회지
• /
• 제38권3호
• /
• pp.274-279
• /
• 2001

Pt/Ti/Si 기판 위에 성장시킨 박막 전지용 비정질 산화 바나듐 박막에 고상 전해질 박막 LiPON을 이용하여 전고상형 박막전지를 제작하여 충-방전 시험을 시행하였다. 이렇게 제작된 전고상형 박막전지는 500 사이클 이상까지 평균 15$\mu$Ah의 방전용량을 나타내었으나 초기 사이클 영역부터 방전 용량의 감소가 일어나기 시작했다. 박막 전지의 방전 용량 감소에 따른 비정질 산화 바나듐 박막의 구조적 특성 변화를 관찰하기 위하여 고분해능 현미경 분석을 시행하였다. 충-방전을 하지 않은 초기의 산화 바나듐 박막은 입계를 갖지 않고 다결정 특성을 보이지 않는 완전한 비정질 특성을 보였고 이는 TED 결과와 일치하였다. 그러나 450번의 반복적인 충-방전을 시행한 후의 비정질 산화 바나듐 박막 내에는 microcrystalline 형태의 산화 바나듐의 형성됨을 고분해능 전자 현미경 분석을 통해 발견할 수 있었다. 비정질 산화바나듐 박막의 방전 용량 감소의 원인인 Li의 비가역적 탈-삽입은 비정질 내에 형성된 microcrystalline에 의해 유발된다고 사료된다. 또한 LiPON 전해질 박막과 산화 바나듐 박막사이의 계면에 Li 이온과 산화바나듐과의 반응에 의해 형성된 계면 층에 발견할 수 있었는데 이러한 계면 층 역시 Li 확산과 계면 저항에 영향을 주어 방전 용량 감소에 원인으로 작용한다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1993년도 춘계학술발표회
• /
• pp.22-22
• /
• 1993

Tungsten silicide는 낮은 전도도, 높은 녹는점, pattern 형성에 용이함등으로 VLSI device Interconnect(Bit line)로 활발하게 이용되고 있다. 일반적으로 Tungsten silicide 는 polycide(WSi$_2$/poly-Si)구조로 사용이 되며, polycide 구조는 산화분위기에서 WSi$_2$위에 SiO$_2$막을 쉽게 형성시키는 장점이 있다. As-dep상태의 polycide를 산화시킬적에는 텅스텐 실리사이드에 존재하는 excess-silicon과 microcrystalline 구조 (grain size=3$\AA$)로 인하여 텅스텐 실리사이드 표면에 균일한 SiO$_2$가 형성이 된다. 그러나 post-anneal을 실시한 샘플 Furnace anneal ($N_2$:O$_2$유량비=2:1) 처리하면 성장된 텅스텐 실사이드 입자의 입계효과에 의하여 텅스텐 실리사이드의 표면에 SiO$_2$뿐만 아니라 WO$_3$가 형성되는 이상산화가 발생되어 공정의 어려움을 야기시키고 있다. 본 실험에서는 post anneal ($700^{\circ}C$, 30min, $N_2$ 분위기) 시킨 시편을 Implantation(As 또는 phosphorous)을 실시하여 실리사이드 표면을 비정질화 시킨후 Furnace anneal 실시하여 이상산화 발생 억제에 I/I처리가 미치는 효과를 관찰하였다. XPS를 이용하여 이상산화막 두께와 WO$_3$존재를 조사하였고, AES를 사용하여 W, Si, O 원소들이 깊이에 따라 변하는 것을 관찰하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1595-1597
• /
• 2003

This paper presents the deposition of ${\mu}c$-Si:H thin-film and fabrication of a solar cell by VHF-PECVD method. The ${\mu}c$-Si:H thin films and pin-type solar cells are fabricated using multi-chamber cluster tool system. A 7.4% conversion efficiency was achieved from ${\mu}c$-Si:H thin film solar cells with total thickness less than $5{\mu}m$. The physical characteristic was measured by Raman spectroscopy, Solar cell characteristic was measured under AM1.5 illumination.