• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.150-151
• /
• 2006

$Si_{0.88}Ge_{0.12}$/Si heterostructure channels grown by RPCVD were employed to n-type metal oxide semiconductor field effect transistors(MOSFETs), and their electrical properties were investigated. SiGe nMOSFETs presented very high transconductance compared to conventional Si-bulk MOSFETs, regardless substantial drawbacks remaining in subthreshold-slope, $I_{off}$, and leakage current level. It looks worthwhile to utilize excellent transconductance properties into rf applications requesting high speed and amplification capability, although optimization works on both device structure and unit processes are necessary for enhanced isolation and reduced power dissipation.

• 한국재료학회지
• /
• 제3권5호
• /
• pp.459-465
• /
• 1993

SOG박막 밑에 층간 절연박으로 사용하는 PECVD산화막을 Si rich산화막으로 만들어 줌으로써 실리콘 dangling bond가 수소원자나 수분과 결합하여 SOG박막으로 부터 침투되는 수소원자나 수분의 확산을 억제하므로서 소작 열화되는 것을 방지한다. 이러한 Si rich산화막의 기본 특성을 알아보기 위하여 LF/HF power비와 $SiH_4/N_2O$ gas유량비를 변화시켜서 박막 특성을 조사하였다. 저주파 power만 변화시킨 경우, 증착속도가 감소하고 굴절율과 압축응력에 증가하며 FTIR에서 3300$\textrm{cm}^{-1}$~3800$\textrm{cm}^{-1}$영역의 수분에 의한 peak이 감소하는 것으로 보아 박막이 치밀해짐을 알 수 있고, $SiH_{4}$기체유량을 증가시킨 경우엔 증착속도, 굴절율, 식각속도는 증가하나 압축응력은 감소한다. FTIR에서 Si-O-Si peak의 세기가 감소하고 낮은 파수영역으로 이동하며, AES분석 결과에서 일반적인 oxide(Si:0=1:1.98)에서 보다 Si:O비가 1:1.23으로 낮아 PECVD산화 막내의 Si danling bond가 증가했음을 알 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제26권2호
• /
• pp.87-91
• /
• 2013

Carbon-nanotube field-effect transistors (CNFETs) have drawn wide attention as one of the potential substitutes for metal-oxide-semiconductor field-effect transistors (MOSFETs) in the sub-10-nm era. Output characteristics of coaxially gated CNFETs were simulated using FETToy simulator to reveal the dependence of drain current on the nanotube diameter and gate oxide thickness. Nanotube diameter and gate oxide thickness employed in the simulation were 1.5, 3, and 6 nm. Simulation results show that drain current becomes large as the diameter of nanotube increases or insulator thickness decreases, and nanotube diameter affects the drain current more than the insulator thickness. An equation relating drain saturation current with nanotube diameter and insulator thickness is also proposed.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.99-99
• /
• 2014

Transparent oxide semiconductors (TOSs) are. currently attracting attention for application to transparent electrodes in optoelectronic devices and active channel layers in thin-film transistors. One of the key issues for the realization of next generation transparent electronic devices such as transparent complementary metal-oxide-semiconductor thin-film transistors (CMOS TFTs), transparent wall light, sensors, and transparent solar cell is to develop p-type TOSs. In this talks, I will introduce issues and status related to p-type TOSs such as LnCuOQ (Ln=lanthanide, Q=S, Se), $SrCu_2O_2$, $CuMO_2$ (M=Al, Ga, Cr, In), ZnO, $Cu_2O$ and SnO. The growth and properties of SnO and Cu-based oxides and their application to electronic devices will be discussed.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.194-195
• /
• 2006

Aluminum oxide films directly grown on n-type 6H-SiC(0001) substrates were fabricated by RF magnetron sputtering system. Metal-insulator-semiconductor(MIS) C-V properties with aluminum oxide thin films showed hysteresis and f1at band voltage shift. The dielectric constant of the film calculated from the capacitance at the accumulation region was about 5. Typical gate leakage current density of film at room temperature was the order of $10^{-9}\;A/cm^2$ at the range of within 2MV/cm. The breakdown did not occur at the film within the measurement range.

• 센서학회지
• /
• 제19권6호
• /
• pp.483-489
• /
• 2010

Display quality depends on panel temperatures. To compensate it, temperature sensor was integrated on the panel. The conventional temperature sensor integrated on the panel needs external reference resistor. Since the resistance of external resistor can vary according to the variation of the environment temperature, the conventional temperature sensor can make error in temperature sensing. The environmental temperatures can change by the back light unit, driving circuits or chips. In this paper, we proposed a integrated temperature sensor on display panel which does not need external reference resister. Instead of external reference resistor, we used two materials which have different temperature coefficient in resistivity. They are connected serially and the output voltage was measured at the point of connection with the applied voltage to both ends. The proposed sensor was fabricated with indium tin oxide(ITO), and Mo metal electrode temperature sensor which were connected serially. We verified the temperature senor by the measurements of sensitivity, lineality, hysteresis, repeatability, stability, and accuracy.

• 한국통신학회논문지
• /
• 제8권1호
• /
• pp.12-16
• /
• 1983

本論文은 $V_3O_5-P_2O_5$系 유리 半導 를 硏究對象으로 하였다. 이것은 비교적 낮은 溫度에서 만들 수 있고 空氣中에서 취급할 수 있기 때문에 利點이 많다. 素子는 $V_3O_5,\;P_2O_5$粉末을 70:30mol%造成比로서 混合하여 電氣爐속에서 $800[^\circ{C]-1000[}^\circ{C]}$로 30分~3時間 加熱하여 만들었다. 이와 같이 많든 素子는 ~$10^5\;\Omega$ 정도의 抵抗값을 가졌으며 溫度에 다라 負特性, 스위칭(switching)特性을 갖는 것을 確認하였고 傳奇的特性을 調査하여 等價回路를 提示하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.206.1-206.1
• /
• 2015

최근에 금속산화물을 증착하는 방법으로 용액공정이 주목 받고 있다. 용액 공정은 대기압에서 매우 간단한 방법으로 복잡한 공정과정을 요구하지 않기 때문에 박막을 경제적으로 간단하게 형성할 수 있다. 하지만 용액공정을 통해 형성한 박막에는 소자의 특성을 열화 시키는 solvent와 탄소계열의 불순물을 많이 포함하고 있어 고온의 열처리가 필수적이다. 박막의 품질을 향상시키기 위해서 다양한 열처리 방법들이 이용되고 있으며, 일반적인 열처리 방법으로는 furnace를 이용한 conventional thermal annealing (CTA)이 많이 이용되고 있다. 하지만, 최근에는 microwave를 이용한 공정이 주목 받고 있다. Microwave energy는 CTA보다 효과적으로 비교적 낮은 온도에서 높은 열처리 효과를 나타낸다. 본 실험은 n-type Silicon 기판에 solution-ZrO2 산화막을 형성 후, oven baking을 한 뒤, CTA와 microwave를 이용하여 solvent와 불순물을 제거 하였다. 전기적 특성을 확인하기 위해 solution ZrO2 산화막 위에 E-beam evaporator를 이용해 Ti 금속 전극을 증착하여 Metal-Oxide-Semiconductor (MOS) capacitor를 제작하였다. 다음으로, PRECISION SEMICONDUCTOR PARAMETER ANALYZER (4156B)를 이용하여, capacitance-voltage (C-V) 특성 및 current-voltage (I-V) 특성을 비교하였다. 다음으로, CTA를 통하여 제작한 소자와 전기적 특성을 비교하였다. 그 결과, Microwave irradiation으로 열처리한 MOS capacitor 소자에서 capacitance 값과 flat band voltage, hysteresis 등이 개선되는 효과를 확인하였다. Microwave irradiation 열처리는 100oC 미만의 온도에서 공정이 이루어짐에도 불구하고 시료 내에서의 microwave 에너지의 흡수가 CTA 공정에서의 열에너지 흡수보다 훨씬 효율적으로 이루어지며, 결과적으로 ZrO2 용액의 불순물과 solvent를 낮은 온도에서 제거하여 고품질 박막 형성에 매우 효과적이라는 것을 나타낸다. 따라서, microwave irradiation 열처리 방법은 비정질 산화막이 포함되는 박막 transistor 소자 제작에 대하여 결정적인 열처리 방법이 될 것으로 기대한다.

• 한국전기전자재료학회논문지
• /
• 제26권4호
• /
• pp.271-274
• /
• 2013

Power Metal Oxide Semiconductor Field Effect Transistor's (MOSFETs) are well known for superior switching speed, and they require very little gate drive power because of the insulated gate. In these respects, power MOSFETs approach the characteristics of an "ideal switch". The main drawback is on-resistance RDS(on) and its strong positive temperature coefficient. While this process has been driven by market place competition with operating parameters determined by products, manufacturing technology innovations that have not necessarily followed such a consistent path have enabled it. This treatise briefly examines metal oxide semiconductor (MOS) device characteristics and elucidates important future issues which semiconductor technologists face as they attempt to continue the rate of progress to the identified terminus of the technology shrink path in about 2020. We could find at the electrical property as variation p base dose. Ultimately, its ON state voltage drop was enhanced also shrink chip size. To obtain an optimized parameter and design, we have simulated over 500 V Field ring using 8 Field rings. Field ring width was $3{\mu}m$ and P base dose was $1e15cm^2$. Also the numerical multiple $2.52cm^2$ was obtained which indicates the doping limit of the original device. We have simulated diffusion condition was split from $1,150^{\circ}C$ to $1,200^{\circ}C$. And then $1,150^{\circ}C$ diffusion time was best condition for break down voltage.

• 대한전자공학회논문지
• /
• 제26권7호
• /
• pp.83-89
• /
• 1989

강유전성 $PbTiO_3$ 박막을 rf스터링으로 기판온도 $100{\sim}150^{\circ}C$에서 형성시켰다. 이 박막의 구조는 X선 회절결과 비정질 형태로 파이로클로어 구조를 갖고 있었다. 이 박막을 열에 의해 어닐링한 경우는 $550^{\circ}C$에서, 레이저의 주사로 어닐링한 경우는 레이저 출력이 50watts일때 가장 우수한 결정 구조를 구할 수 있었다. 집합에서의 계면 특성을 구하기 위하여 MFS(metal-ferroelectric-semiconductor)및 MFOS(metal-ferroelectric-oxide-semiconductor) 구조를 형성하여 C-V특성을 조사하였다. 이때 MFS보다 MFOS의 경우가 Si표면에 sputter에 의한 결함이 작음을 알 수 있었다.