• 한국식품위생안전성학회지
• /
• 제38권6호
• /
• pp.449-456
• /
• 2023

본 논문은 적은 농도로 존재하는 Vibrio parahaemolyticus를 6시간이내에 10⁶ CFU/mL까지 신속하게 배양가능한 배지인 Rapid Enrichment Broth for V. parahaemolyticus(REB-V)를 개발하여 V. parahaemolyticus를 신속하게 검출할 수 있도록 하였다. Modified Gompertz model과 RSM를 활용하여 V. parahaemolyticus를 신속하게 증균할 수 있도록 첨가 성분을 최적화하였다. 그 결과 2%(w/v) NaCl BPW에 D-(+)-mannose 0.3 g/L, L-valine 0.2 g/L, magnesium sulfate 0.2 g/L를 첨가하였을 때 V. parahaemolyticus의 증균량이 최대였다. REB-V의 배양조건을 pH 7.84와 37℃으로 최적화하였으며, 2%(w/v) NaCl BPW와 비교하여 REB-V의 증균 효율을 확인하기 위해 7시간 증균을 통해 증균량을 평가하였다. 또한 매시간마다 배양액에서 DNA를 추출하였고, 추출한 DNA로 real-time PCR을 수행하여 REB-V의 분자진단법 적용가능성을 확인하였다. 그 결과 7시간 동안 2%(w/v) NaCl BPW에서 V. parahaemolyticus는 5.452±0.151 Log CFU/mL까지 증균되었고, REB-V에서는 7.831±0.323 Log CFU/mL의 V. parahaemolyticus가 증균되었다. 최종적으로 REB-V에서 6시간 이내에 10⁶ CFU/mL 이상으로 증균된 것을 확인하였고, REB-V의 증균속도가 2%(w/v) NaCl BPW보다 빠르고 같은 시간 내의 증균량이 2%(w/v) NaCl BPW보다 많았음을 통해 REB-V의 증균효율이 우수한 것으로 확인되었다.

• 한국진공학회지
• /
• 제17권3호
• /
• pp.234-239
• /
• 2008

휴대용 XRF (X-Ray Fluorescence) 장치에 적용할 수 있는 40 kV용 투과 양극형 W-Target tube와 Rh-Target tube를 개발하고 특성을 조사하였다. 특성 x-ray의 에너지와 연속 x-ray의 선량특성은 알려진 결과와 잘 일치함을 확인하였고, 최대 선량을 추출하기 위한 양극금속 박막의 최적 두께는 W-target tube의 경우 약 $2.6{\mu}m$, Rh-target tube의 경우 약 $2.7{\mu}m$ 임을 밝혀내었다. 또한 관전압 40 kV, 관전류 $60{\mu}A$로 30분 동안 연속적으로 작동시켰을 때 양극에서의 온도는 $50^{\circ}C$를 넘지 않아 휴대용 XRF장치에 적용할 수 있음을 확인하였다.

• 환경영향평가
• /
• 제23권5호
• /
• pp.353-363
• /
• 2014

본 연구의 목적은 가공송전선 인접 258개 시설과 120개의 고압 가공송전선, 17개의 지중화 송전선에서 자기장 방출량을 조사하였다. 또한 시뮬레이션을 이용하여 이격거리에 따른 ELF-MF 저감률을 파악하였다. 120개 고압 가공송전선의 전압 형태에 따라 자기장 방출량 조사한 결과, 154kV 고압송전선은 최소 60m, 345kV는 최소 80m, 765kV는 최소 100m 이격거리를 설정해야 고압송전선에서 발생하는 자기장 노출의 위해요인을 사전에 예방할 수 있을 것으로 나타났다. 극저주파 자기장의 방출량 시뮬레이션을 실시한 결과, 154kV의 경우 최대 부하가 걸린 시점에서 40m 이상, 345kV의 경우 60m 이격된 거리에서 4mG 이하로 나타났다. 환경영향평가학적 측면을 감안한 최악의 조건과 앞으로 증가될 전력 부하량을 감안하여 본 연구에서는 고압송전선로 최소 적정 이격거리는 70m 이상이 타당할 것이라 판단된다. 70m 내에 녹지대나 완충구역을 설정하여 수용체가 노출되지 않는 환경을 조성해야 차후 발생할 수 있는 극저주파 자기장 인체 위해성 관련 불안 요인을 제거할 수 있을 것으로 사료된다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.231-238
• /
• 2013

본 논문은 플랫판넬 디스플레이 장치에 사용할 DC-DC 변환기의 설계에 관한 것이다. 6~14[V]의 단일 DC 전원전압으로부터 플랫 판넬 백바이어스용 -5[V] DC 전압 발생회로(Negative DC Voltage Generator)와 승압된 15[V], 23[V] DC 전압 발생회로, 그리고 강압된 3.3[V] DC를 얻기 위한 회로를 설계하였다. 또한 기준 전압원으로 사용하기 위한 밴드갭 회로와 발진기, 레벨변환기 회로, 고온보호 회로 등을 설계하였다. 제작공정은 부(-)전압으로 동작하는 회로와 기타 회로를 분리하기 위해서 트리플-웰(Triple-Well)구조가 적용된 공정 내압 30[V], 최소선폭 0.35[${\mu}m$], 2P_2M CMOS 공정을 사용하였다. 설계된 모든 회로는 시뮬레이션으로 검증하여 동작을 확인하였으며 원 칩으로 제작하여 플랫판넬 디스플레이 장치에 응용할 수 있도록 기능을 확보하였다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.94-100
• /
• 2014

본 논문에서는 전류-재사용 구조를 사용하여 1.95 GHz~3.15 GHz 의 광범위한 튜닝 범위를 갖는 저전력 전압 제어 발진기(VCO)를 설계하였다. 클래스-C 타입을 적용하여 위상 잡음 특성을 향상 시켰으며, 2 단계 자동 진폭 캘리브레이션 기법을 통해 전류-재사용 전압제어발진기 구조의 가장 큰 단점인 차동 출력 전압간의 불균형을 최소화 하였다. 차동 출력 전압간의 차이는 1.5mV ~ 4.5mV 가량으로 나타나며, 이는 출력 전압의 0.6% 이내 오차이다. 제안하는 전류-재사용 전압제어발진기는 CMOS $0.13{\mu}m$ 공정을 사용하여 설계 하였다. 공급 전압은 1.2 V를 사용하였고, 소모 전류는 2.3 GHz에서 2.6 mA이다. 출력주파수가 2.3 GHz에서 위상 잡음은 -116.267 dBc/Hz(@1MHz Offset)이며, 레이아웃 면적은 $720{\times}580{\mu}m^2$ 이다.

• ESCO지
• /
• 통권81호
• /
• pp.54-61
• /
• 2013

• 천문학회보
• /
• 제38권1호
• /
• pp.57.1-57.1
• /
• 2013

Non-LTE 항성대기모형인 Tlusty 모형의 합성색지수와 성간소광을 매우 적게 받은 산개성단에 있는 별들의 색지수를 바탕으로 O와 B형 별의 고유색지수 관계를 채택하였다. 태양인근 3kpc 내에 있는 약 190개 젊은 산개성단의 가시광 및 근적외선 2MASS JHKs 관측자료와 위에서 채택한 고유 색지수 관계를 적용하여 색 초과비 E(V-I)/E(B-V), E(V-J)/E(B-V), E(V-H)/E(B-V), 및 E(V-Ks)/E(B-V)를 얻고, 색 초과비와 $R_V$의 관계를 사용하여, 각 성단의 성간소광법칙 $R_V$를 결정하였다. 국부 나선팔의 백조자리 방향과 Per 나선팔에 있는 산개성단들은 약간 작은 $R_V$를 보이며, 큰개자리 방향의 국부 나선팔에 있는 산개성단은 정상적인$R_V$를, 그리고 Sgr-Car 나선팔에 있는 산개성단들은 약간 큰 값을 보였다. 이 결과는 최대 편광도를 보이는 파장과 $R_V$의 관계로 얻을 수 있는 양상과 잘 일치한다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.51-57
• /
• 2010

대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.

• 시스템엔지니어링학술지
• /
• 제5권2호
• /
• pp.11-16
• /
• 2009

This study introduces the verification, validation & accreditation (VV&A) process for modeling & simulation (M&S). VV&A is standard process for credibility of M&S. In several countries including USA, for weapon system of Defense Development using M&S, VV&A is necessary procedures to acquire official approving for credibility of M&S. Many countries have regular recommend practice guide (RPG) and instructive for VV&A of M&S. In this study, we focus the VV&A key concepts as Department of Defense RPG of USA and give the outline of the main VV&A concepts because we don't have any available VV&A Instructive. Also, this report documents the first significant VV&A application for a MITS(M-SAM Integrate Test System) including Verification and Validation(V&V) activity and tasks.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.66-74
• /
• 1995

이 논문에서는 고속 저전력 분야에 적용하기 위한 8비트, 15MHz A/D 변환기 설계 에 관해 기술한다. 2단 플래시 방식인 서브레인징 구조 A/D 변환기에서 칩 면적을 줄 이기 위해 저항의 수를 감소시킨 전압분할 회로를 설계하였다. 비교기는 80 dB의 이득, 50 MHz의 대역폭, 오프셋 전압이 0.5mV이고, 전압분할 회로의 최대오차는 1mV이다. 설계된 A/D변환기는 ＋5/-5V 공급 전압에 대해 전력소비가 150mW, 지연시간이 65ns 이다. A/D 변환기는 N-well공정을 이용하여 설계하고, 제작하였다. 제안된 변환기는 고속, 저전력, 소형 단일 칩 아날로그-디지탈 혼합 시스템 응용에 적합하다. 시뮬레이 션은 PSPICE를 이용하여 수행하였고, 1차 가공된 칩을 데스트 하였다.