• 제목/요약/키워드: Low-power processor

검색결과 323건 처리시간 0.029초

실시간 운영체제를 위한 저전력 EccEDF 알고리듬 (Low Power EccEDF Algorithm for Real-Time Operating Systems)

  • 이민석;이철훈
    • 한국콘텐츠학회논문지
    • /
    • 제15권1호
    • /
    • pp.31-43
    • /
    • 2015
  • 배터리 기반의 실시간 내장형 시스템에서는 실시간성을 만족시키기 위한 고속의 성능뿐만 아니라 배터리의 수명을 늘리기 위한 높은 에너지 효율이 요구된다. 실시간 동적전압조정(Real-Time Dynamic Voltage Scaling : RT-DVS)은 이러한 두 가지 요구사항을 만족시키기 위한 핵심기술이다. 본 논문에서는 ccEDF에 기반한 고 효율의 동적전압조정 알고리듬인 EccEDF를 제안한다. EccEDF는 ccEDF의 최대 장점중 하나인 구조적 단순성을 유지하면서 ccEDF 알고리듬의 보수성에 의해 간과된 소요시간(elapsed time)을 고려하여 태스크의 종료시 슬랙에 의해 절감될 수 있는 최대 이용률을 정확하게 계산할 수 있는 알고리듬이다. 절감될 수 있는 최대 이용률은 조기종료 시점에서 잔여수행시간($C_i-cc_i$)을 잔여시간($P_i-E_i$)으로 나누어 계산할 수 있으며, 플루이드 스케줄링 모델을 이용하여 이를 증명한다. 또한 인텔사의 동적전압조정 프로세서 중 초기 모델인 PXA250과 0.28V에서 1.2V까지 폭넓은 동적전압조정 능력을 가진 최신 IA-32 프로세서의 모델을 사용한 시뮬레이션을 통해 실제 응용에서도 EccEDF가 ccEDF 보다 우수함을 입증한다.

임베디드 X-시스템 개발 (Development of Embedded X-System)

  • 정갑중
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 춘계종합학술대회 A
    • /
    • pp.641-644
    • /
    • 2008
  • 본 논문은 지능형 임베디드 시스템의 GUI 구현에 관한 논문이다. 지능형 임베디드 시스템의 GUI 구현을 위해 사용된 X 윈도우 시스템과 그래픽 라이브러리의 구조 및 동작에 대해 논하고 지능형 임베디드 시스템의 X-시스템에 필요한 기능 및 구성 요소에 대해 조사 및 분석을 통한 리눅스 커널과의 동작 및 기능 검증 구현을 보인다. 저성능 및 저전력이며 고용량 메모리를 탑재한 임베디드 시스템의 하나인 지능형 임베디드 X-시스템에서 적용 가능하도록 요구되는 기능과 동작을 구현하고 소형 운영체제를 위한 GUI 개발에 적용 가능하다. 이러한 소형 운영체제 및 이를 위한 X-시스템은 지능형 개인정보서비스를 위한 임베디드 플랫폼 시스템으로써 개인용 정보의 지능형 서비스 기능을 지원하고 새로운 소형 운영체제를 탑재한 시스템의 개발에 적용 가능하다. 본 논문에서는 이러한 지능형 임베디드 X-시스템과 응용 소프트웨어 및 서비스 개발을 위한 GUI환경 구현에 대하여 기술한다.

  • PDF

고휘도 LED를 이용한 머신비전용 조명광원 제어기 개발 (Using High Brightness LED Light Source Controller for Machine Vision)

  • 박양재
    • 디지털융복합연구
    • /
    • 제12권4호
    • /
    • pp.311-318
    • /
    • 2014
  • 본 논문은 의료영상시스템, 공장자동화 시스템에서 핵심기술인 정확한 검사와 계측을 위하여 보다 선명하고 안정정인 환경을 제공하기 위한 조명으로 고휘도 LED를 이용한 조명광원의 제어기를 개발하였다. 고휘도 LED 전용드라이버를 장착하여 정전류 방식으로 안정된 전원을 공급하도록 설계하고, 32비트 ARM 프로세서 코어를 사용하여 화상처리 시 필수적인 요소인 광량을 256단계로 나누어 리모트 컨트롤 및 외부 인터페이스가 가능하도록 하여 볼륨의 저항 값 오차로 인하여 발생되는 밝기 값의 부정확을 방지하고 디지털화함으로써 빛의 재현성을 개선하였다. 아나로그 전원에 비하여 조광 범위가 넓고 낮은 레벨에서도 조광이 가능하도록 설계 하였으며 또한 RS-485 통신기능을 추가하여 외부장치로부터 데이터를 받아 사용자가 광량조절 및 ON/OFF 제어가 가능하도록 개발 하였다.

Programmable Vertex Shader를 내장한 3차원 그래픽 지오메트리 가속기 설계 (Design of a 3D Graphics Geometry Accelerator using the Programmable Vertex Shader)

  • 하진석;정형기;김상연;이광엽
    • 대한전자공학회논문지SD
    • /
    • 제43권9호
    • /
    • pp.53-58
    • /
    • 2006
  • 버텍스 쉐이더는 fixed function T&L(Transform and Lighting) 엔진의 유연성을 향상시키고, 이전보다 다양한 3D 그래픽 효과를 표현하기 위하여 설계되었다. 본 논문의 쉐이더는 DirectX 8.1 의 Vertex Shader 1.1 과 OpenGL ARB에 기초하여 설계하였다. 버텍스 쉐이더는 벡터 연산을 위하여 4개의 ALU로 구성된다. 작은 면적의 저전력 설계를 위하여 32비트 부동소수점 데이터 형식을 24비트 데이터 형식으로 대체하였다. 버텍스 쉐이더 코어의 동작 검증을 위하여 Xilinx Virtex2 300M gate 모듈을 사용하였다. 시납시스 합성결과 TSMC 0.13um 공정에서 115MHz의 주파수로 동작가능하고, 12.5M Polygons/sec 의 연산성능을 보였다. 버텍스 쉐이더 코어의 면적은 동일 공정에서 11만 게이트를 차지한다.

$GF(2^m)$상에서 나눗셈/역원 연산을 위한 $AB^2$ 시스톨릭 어레이 설계 및 분석 (Design and Analysis of a $AB^2$ Systolic Arrays for Division/Inversion in$GF(2^m)$)

  • 김남연;고대곤;유기영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권1호
    • /
    • pp.50-58
    • /
    • 2003
  • $GF(2^m)$상의 공개키 암호 시스템에서 $AB^2$ 연산은 효율적이고 기본적인 연산으로 잘 알려져 있다. 나눗셈/역원은 기본이 되는 연산으로, 내부적으로 $AB^2$ 연산을 반복적으로 수행함으로써 계산이 된다. 본 논문에서는 $GF(2^m)$상에서$AB^2$ 연산을 수행하는데 필요한 새로운 알고리즘과 그에 따른 병렬 입/출력 및 시리얼 입/출력 구조를 제안한다. 제안된 알고리즘은 최상위 비트 우선 구조를 기반으로 하고, 구조는 기존의 구조에 비해 낮은 하드웨어 복잡도와 적은 지연을 가진다 이는 역원과 나눗셈 연산을 위한 기본 구조로 사용될 수 있으며 암호 프로세서 칩 디자인의 기본 구조로 이용될 수 있고, 또한 단순성, 규칙성과 병렬성으로 인해 VLSI 구현에 적합하다.

마이크로프로세서에 의해 제어되는 연료전지용 전력변환 회로 설계 (A Design of Power Converter for Fuel Cell Controlled by Micro-Processor)

  • 원충연;장수진;이원철;이태원;김수석
    • 조명전기설비학회논문지
    • /
    • 제18권5호
    • /
    • pp.61-68
    • /
    • 2004
  • 최근, 연료전지는 새로운 발전시스템으로 주목받고 있다. 연료전지는 저전압/대전류의 전기적 특성을 가진다. 그러므로 일반 상용부하에 적용하기 위해서는 승압용 컨버터와 인버터가 필요하다. 제안된 시스템은 연료전지의 전압을 380[Vdc]로 승압하기 위한 절연형 DC-DC 컨버터와 단상 220[Vac]로 변환하기 위한 LC 필터를 가진 PWM 인버터로 구성된다. 또한, 연료전지 발전시스템용 양방향 DC-DC 컨버터는 부하 응답 특성을 개선시키기 위하여 구성하였다. 본 논문에서는 풀 브리지 컨버터와 단상 인버터를 설계하고 제작하였으며, 시뮬레이션과 실험을 통해 연료전지 발전 시스템이 분산전원에 적용이 가능함을 보여준다.

ARM 기반의 임베디드 DHCP서버 구축에 관한 연구 (A Study on the Implementation of Embedded DHCP Server Based on ARM)

  • 김형균;이상범
    • 한국정보통신학회논문지
    • /
    • 제10권8호
    • /
    • pp.1490-1494
    • /
    • 2006
  • 네트워크 장비의 대부분은 특정 기능을 수행하도록 설계되어진 임베디드 시스템이다. 임베디드 시스템이란 미리 정해진 특정 기능을 수행하기 위해 컴퓨터의 하드웨어와 소프트웨어가 조합된 전자 제어 시스템이다. 일반 범용의 다양한 기능을 수행하는 컴퓨터가 아닌 시스템 고유의 목적에 맞추어 정형화된 기능만을 수행하도록 설계된 컴퓨터 시스템을 말한다. 초창기 임베디드 시스템은 특정 기능에 최적화, 초소형, 저전력을 겸비한 단순한 기능을 수행하는 정도였으나, 점차 시스템의 복잡성과 다양성을 만족시키기 위한 시스템으로 발전하고 있다. 본 논문에서는 임베디드 시스템 기반으로한 동적 호스트 구성 프로토콜 서버를 구현하는데 목적을 둔다. 이를 위해 개발 보드로 Intel Strong ARM SA-1110 프로세서를 탑재한 ez board-MO1에 임베디드 리눅스를 포팅하고 네트워크 기능을 위하여 이더넷을 기반으로한 기본적인 네트워크를 구축하였다. 이를 통해 임베디드 보드에서 동적으로 네트워크 정보를 할당하여 윈도우 클라이언트 호스트와 리눅스 클라이언트 호스트가 동적으로 네트워크 정보가 설정되는 임베디드 DHCP 서버를 제안하고자 한다.

무선 멀티미디어 센서 네트워크(WMSN) 환경에서 멀티미디어 데이터 전송을 위한 대용량 전송 기법에 대한 연구 (A High Performance Transmission Method for Massively Delivering Multimedia Data in WMSN)

  • 이재호;엄두섭
    • 한국통신학회논문지
    • /
    • 제37A권11호
    • /
    • pp.903-917
    • /
    • 2012
  • WSN은 센서 탐지에 의한 데이터 전송을 목적으로 사용하며 이러한 송신 이벤트의 데이터 전송량은 일반적으로 용량이 작다. 이러한 이유로 일반적인 WSN MAC 프로토콜은 에너지 효율을 높이기 위하여 듀티 사이클 방식을 적용하지만, 이는 WMSN 환경에서 요구되는 대용량 멀티미디어 데이터 전송에 적합하지 않다. 본 논문에서는 WMSN 요구를 만족시키기 위하여 MAC 계층에서의 새로운 대용량 데이터 전송 기법을 제안하며, 기존 WSN 환경의 경쟁기반 MAC 프로토콜에서 도입하는 듀티 사이클 기법과 공존하여 적용할 수 있도록 설계하였다. 또한, 제안하는 대용량 데이터 전송기법은 송신 버퍼의 상태와 채널 환경을 고려하여 사용 유무를 결정하도록 설계되었으며, 송수신 노드가 대용량 데이터 전송 시점에서 이웃 노드에게 간섭받지 않고 채널 점유를 보장받을 수 있도록 설계되었다. 본 논문은 제안 방식의 객관적 성능을 평가하기 위하여 기존 듀티 사이클 기법을 지속적으로 운영하는 MAC과 제안하는 대용량 전송 방식을 혼용하여 운영하는 MAC을 모두 실험하고 그 결과를 분석하였다.

효율적인 클리핑 기능을 갖는 3차원 그래픽 파이프라인 구조 (A 3D graphic pipelines with an efficient clipping algorithm)

  • 이찬호
    • 대한전자공학회논문지SD
    • /
    • 제45권8호
    • /
    • pp.61-66
    • /
    • 2008
  • 최근 모바일 기기에 3차원 그래픽 디지털 콘텐츠들이 증가함에 따라 휴대용 기기에 적합한 3차원 그래픽 가속기의 연구와 설계는 점점 중요한 이슈가 되고 있다. 본 논문에서는 저전력 3차원 그래픽 파이프라인에 적합한 효율적인 클리핑 구조를 제안한다. 많은 연산 사이클과 연산기를 필요로 하는 클리핑 연산을 두 단계로 나누어서 기하변환 엔진에서는 컬링 정렬(cull and sort) 유닛으로 구현하고, 실질적인 클리핑은 스캔 변환(scan conversion)에서 구현한다. 즉, 스캔 변환 처리기를 구성하고 있는 변처리 (edge walk) 유닛에서 Y축 클리핑을 함께 수행하고 스팬처리 (span processing) 유닛에서 X축과 Z축 클리핑을 함께 수행한다. 제안하는 기하 변환 엔진의 컬링 정렬 유닛은 기존 클리핑 유닛에 비해 면적과 동작 사이클이 크게 줄었고 스캔 변환 처리기의 면적은 거의 증가하지 않아 전반적으로 동작 속도 및 동작 효율을 높였다. 제안하는 클리핑 구조를 적용한 3차원 그래픽 가속기는 Verilog-HDL을 이용하여 설계하고 FPGA를 이용하여 검증하였다.

무선 센서 네트워크에서 수신구간 분산 배치를 통한 전송지연 감소 방안 (A Solution for Reducing Transmission Latency through Distributed Duty Cycling in Wireless Sensor Networks)

  • 김준석;권영구
    • 한국ITS학회:학술대회논문집
    • /
    • 한국ITS학회 2007년도 제6회 추계학술대회 및 정기총회
    • /
    • pp.225-229
    • /
    • 2007
  • 최근에 무선 센서 네트워크는 여러 분야에서 다양하게 활용되고 있으며 간단한 환경 모니터링 시스템에서부터 기계, 구조물, 교량, 비행기와 같은 모션 모니터링과 군사, 텔레매틱스와 같은 정보량이 많고 복잡한 시스템에 적용이 시도되고 있다. 따라서 간단한 역할만 수행하면서 저 전력으로 오랜 시간 동안 운용을 목표로 해온 무선 센서 네트워크는 어려운 작업을 수행하도록 요구되고 있다. 일반적으로 무선 센서 네트워크의 MAC 프로토콜들은 주기적으로 sleep / wake를 반복하여 필요한 에너지 소비를 줄이며 이를 Duty Cycling이라고 한다. 하지만 이러한 Duty Cycling은 sleep 구간 동안에 전송할 수 없어서 홉(Hop)이 늘어날수록 전송지연이 증가하는 단점이 있다. 이러한 전송지연은 비행기 날개, 군사, 텔레매틱스 등의 복잡한 시스템이나 교통사고위험 감지 경고 시스템과 같이 빠른 데이터 처리가 필요한 시스템에서 큰 문제점이 될 수 있다. 본 논문에서는 수신 구간을 분산 배치 알고리즘(Distributed Duty Cycling, DDC)을 통하여 무선 센서 네트워크 MAC(Media Access Control) 프로토콜에서 발생하는 전송지연을 크게 줄이는 기법을 제안한다. 제안한 알고리즘은 CC2420DBK를 이용한 필드 테스트를 통해서 검증되었으며 실험 결과를 통해서 DDC 알고리즘을 통해서 전송지연을 크게 줄이고 에너지 소비 또한 감소한다는 것을 확인 할 수 있다.

  • PDF