• 제목/요약/키워드: Low-cost Hardware

검색결과 348건 처리시간 0.028초

Rotor Fault Detection System for the Inverter Driven Induction Motor using Current Signals

  • Kim, Nam-Hun;Baik, Won-Sik;Kim, Min-Huei;Choi, Chang-Ho
    • Journal of Power Electronics
    • /
    • 제9권2호
    • /
    • pp.224-231
    • /
    • 2009
  • The induction motor rotor fault diagnosis system using current signals, which are measured using an axis-transformation method, is presented in this paper. In inverter-fed motor drives, unlike line-driven motor drives, the stator currents are rich in harmonics; therefore fault diagnosis using stator current is not trivial. The current signals for rotor fault diagnosis need precise and high resolution information, which means the diagnosis system demands additional hardware such as a low pass filter, high resolution ADC, and encoder, etc. The proposed axis-transformation method with encoder and without encoder is expected to contribute to a low cost fault diagnosis system in inverter-fed motor drives without the need for any additional hardware. In order to confirm the validity of the developed algorithms, various experiments for rotor faults are tested and the line current spectrum of each faulty situation using Park transformation is compared with the results obtained from fast Fourier transforms.

단채널 심전도 기반 바이오인식 시스템 개발 (Development of Single Channel ECG Signal Based Biometrics System)

  • 강경우;민철홍;김태선
    • 전자공학회논문지CI
    • /
    • 제49권1호
    • /
    • pp.1-7
    • /
    • 2012
  • 최근 새롭게 연구되는 심전도기반 바이오인식은 통상 고가의 심전도 측정 장비를 필요로 하고 측정방법에도 제한이 많아 실제 인식시스템으로 사용하기 위해서는 극복해야할 문제들이 많은 실정이다. 이에 본 논문에서는 심전도 바이오인식용 심전도 측정 하드웨어를 제작해 심전도 리드 I 파형을 이용한 바이오인식 시스템을 개발했다. 제작된 하드웨어는 측정자의 동적인 측정환경 및 파형왜곡 최소화를 고려해 설계된 필터가 적용되었고, 기준접점을 제거해 두 개의 전극만으로도 심전도 측정이 가능하도록 설계되어 측정자의 거부감을 줄일 수 있다. 제작된 하드웨어를 기반으로 17명의 측정자로부터 심전도 리드 I 파형을 수집했으며, 파형 추출 알고리즘을 개발해 각각의 단일 심전도 파형으로 분리했다. SVM(support vector machine) 분류기를 이용한 심전도 바이오인식 실험결과 민감도(sensitivity, SN) 98.59% 및 정확도(accuracy, ACC) 97.21% 의 성능을 보였다. 개발된 심전도 바이오인식 기술은 기존 심전도 바이오인식 대비 사용 편의성을 높였으며 저가의 하드웨어로 구현 가능하다.

고밀도 3D 형상 계측 시스템에서의 고속 시차 추정을 위한 NCC 알고리즘 기반 하드웨어 구조 (A hardware architecture based on the NCC algorithm for fast disparity estimation in 3D shape measurement systems)

  • 배경렬;권순;이용환;이종훈;문병인
    • 센서학회지
    • /
    • 제19권2호
    • /
    • pp.99-111
    • /
    • 2010
  • This paper proposes an efficient hardware architecture to estimate disparities between 2D images for generating 3D depth images in a stereo vision system. Stereo matching methods are classified into global and local methods. The local matching method uses the cost functions based on pixel windows such as SAD(sum of absolute difference), SSD(sum of squared difference) and NCC(normalized cross correlation). The NCC-based cost function is less susceptible to differences in noise and lighting condition between left and right images than the subtraction-based functions such as SAD and SSD, and for this reason, the NCC is preferred to the other functions. However, software-based implementations are not adequate for the NCC-based real-time stereo matching, due to its numerous complex operations. Therefore, we propose a fast pipelined hardware architecture suitable for real-time operations of the NCC function. By adopting a block-based box-filtering scheme to perform NCC operations in parallel, the proposed architecture improves processing speed compared with the previous researches. In this architecture, it takes almost the same number of cycles to process all the pixels, irrespective of the window size. Also, the simulation results show that its disparity estimation has low error rate.

SystemC를 이용한 SOC 설계 방법 (A SOC Design Methodology using SystemC)

  • 홍진석;김주선;배점한
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
    • /
    • pp.153-156
    • /
    • 2000
  • 본 논문은 SystemC의 특징과 어떻게 SOC 설계 방법에 응용될 수 있는지 고려한다. 먼저, 기존 개발된 시스템 알고리듬을 기초로 하여 SystemC로 기능 블럭과 인터페이스를 분리하여 정의한다 이렇게 정의된 기능 블록과 인터페이스를 모듈화하고 묶어서 실행 가능한 사양을 만들어 충분한 기능 검증을 수행한다. 두번째로 S/W로 구현할 부분과 H/W로 구현할 부분을 나누어, S/W 부분의 인터페이스는 사이클 정확도를 갖도록 기술하며 기능 블럭은 기존 S/W 개발 환경을 사용하여 구현한다 H/W 부분의 IO 는 다양한 추상화단계로 이벤트를 기술하고 내부 동작은 기능에 기반을 두고 작성한다. 이 사양이 만족해야 할 시스템 요구 성능을 발휘하도록 성능분석을 수행하고, 이 결과가 S/W, H/W 분할 과정과 인터페이스 구체화 과정에 영향을 미친다. 시스템 성능을 내는 이 사양을 기초로 하여 사이클 정확도를 갖는 H/W 부분은 변환 프로그램을 이용하거나 직접 HDL RTL 설계로 변환한다. 이 방법은 기존 C/C++ 프로그램 개발자와 VHDL/Verilog 설계자가 쉽게 적응할 수 있어 기존 ASIC 개발자가 저렴한 비용으로 시스템 통합 설계 및 검증을 통하여 SoC를 개발하고자 할 때 특히 더 적합하다.

  • PDF

MPEG-4 AVC를 위한 고속 다해상도 움직임 추정기의 하드웨어 구현 (Hardware Implementation of Past Multi-resolution Motion Estimator for MPEG-4 AVC)

  • 임영훈;정용진
    • 한국통신학회논문지
    • /
    • 제29권11C호
    • /
    • pp.1541-1550
    • /
    • 2004
  • 본 논문에서는 다해상도 움직임 추정 알고리즘을 이용하여 모션 리터를 검색하는 고속 다해상도 움직임 추정기에 대한 하드웨어 구조를 제안한다. 동영상 압축기술인 MPEG-4 AVC 전체 구성 중에서 핵심 부분인 움직임 추정 모듈을 하드웨어로 설계하기 위하여 기본적인 구조를 구성하고 높은 화질로 실시간 부호화를 할 수 있도록 고속 움직임 검색을 위해 특수하게 설계된 램 구주 메모리 공유, 4화소x4화소 Motion Vector 추출 등과 같은 기술들을 사용하여 전체 움직임 검색기를 구현하였다. 구현된 전체 모듈은 Altera(사)의 Excalibur 디바이스를 이용한 FPGA 구성을 통해 검증하고 최종적으로 Samsung STD130 0.18um CMOS Cell Library를 이용하며 합성 및 검증을 하였다. 이렇게 검증된 구조의 성능은 ASIC으로 구현할 경우 최대 동작 주파수가 약 140MHz이며 QCIF(176화소x144화소) 사이즈 기준으로 초당 약 1100프레임, 4CIF(704화소x576화구 사이즈 기준으로 초당 약 70프레임의 움직임을 검색할 수 있다 본 성능은 하드웨어 기반의 MPEG-4 AVC 실시간 부호화기를 설계하기에 적합한 구조임을 보여준다.

멀티미디어 프로세서 구현에 사용되는 메모리를 줄이기 위한 저 복잡도의 영상 압축 알고리즘 (A Low-Complexity Image Compression Method Which Reduces Memories Used in Multimedia Processor Implementation)

  • 정수운;김이랑;이동호
    • 전자공학회논문지CI
    • /
    • 제41권1호
    • /
    • pp.9-18
    • /
    • 2004
  • 본 논문은 최근 많은 관심이 되고 있는 멀티미디어 프로세서 구현에 사용되는 메모리를 줄일 수 있는 성능이 우수하면서 하드웨어적으로 쉽게 구현이 가능한 영상 압축 알고리즘을 제안한다. 특히 고화질 영상을 처리하는 멀티미디어 프로세서는 영상 프레임을 저장하기 위하여 외부에 많은 양의 프레임 메모리를 사용하며, 또한 대부분의 프로세서에서 저 대역 필터와 같은 선형 필터를 구현하기 위하여 많은 양의 라인 메모리를 프로세서 안에 포함한다 이러한 메모리들은 멀티미디어 프로세서를 구현하는데 있어서 많은 비중을 차지하기 때문에, 만약 화질의 손상이 없으면서 이러한 메모리를 대폭 줄일 수 있다면 프로세서의 경쟁력을 높일 수가 있다. 기존의 JPEG과 같은 표준 압축 방법은 2차원 블록 단위로 처리하고 구현하기에 복잡하기 때문에 멀티미디어 프로세서에서 요구하는 래스터 스캔 입출력을 갖는 용도에는 적합하지가 않다. 본 논문에서는 래스터 스캔의 입출력을 위해 1${\times}$8 블록 단위로 처리하고 하드웨어적으로 쉽게 구현하고 압축 효율을 높이기 위해 Hadamard 변환을 이용하고, 변환된 계수의 특성을 분석하여 그에 따라 적응적으로 thresholding을 적용한 후 양자화를 하였다. 모의실험을 통해 메모리를 반으로 줄였을 때 기존의 압축 방법과 성능을 비교하였으며, 하드웨어의 구현을 통해 멀티미디어 프로세서를 구현하는데 있어서 어느 정도 경쟁력을 높일 수 있는 지를 분석하였다.

산업용 전기 차량의 저 분해능 마그네틱 엔코더를 사용한 속도 측정 방법 (Speed measurement algorithm for low-resolution magnetic encoder of industrial electric vehicle)

  • 박기형;정세종
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2011년도 전력전자학술대회
    • /
    • pp.312-313
    • /
    • 2011
  • Recently, many industrial electric vehicles have been developed using various ac-motor drive technologies including field oriented vector control. Generally, a magnetic encoder is installed to have resistance to vibration and dust, and it is cost-effective. However, it is difficult to get an accurate rotor speed for high performance of vector control, because a resolution of the magnetic encoder is low and its phase accuracy is poor. In order to overcome this hardware problem, this study proposes a speed measurement algorithm using moving window for low-resolution magnetic encoder. This algorithm is experimentally tested and successfully applied to traction application of industrial electric vehicle.

  • PDF

산업용 전기 차량의 저 분해능 마그네틱 엔코더를 사용한 속도 측정 방법 (Speed measurement algorithm for low-resolution magnetic encoder of industrial electric vehicle)

  • 박기형;정세종
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2011년도 전력전자학술대회
    • /
    • pp.316-317
    • /
    • 2011
  • Recently, many industrial electric vehicles have been developed using various ac-motor drive technologies including field oriented vector control. Generally, a magnetic encoder is installed to have resistance to vibration and dust, and it is cost-effective. However, it is difficult to get an accurate rotor speed for high performance of vector control, because a resolution of the magnetic encoder is low and its phase accuracy is poor. In order to overcome this hardware problem, this study proposes a speed measurement algorithm using moving window for low-resolution magnetic encoder. This algorithm is experimentally tested and successfully applied to traction application of industrial electric vehicle.

  • PDF

On-Chip Bus Serialization Method for Low-Power Communications

  • Lee, Jae-Sung
    • ETRI Journal
    • /
    • 제32권4호
    • /
    • pp.540-547
    • /
    • 2010
  • One of the critical issues in on-chip serial communications is increased power consumption. In general, serial communications tend to dissipate more energy than parallel communications due to bit multiplexing. This paper proposes a low-power bus serialization method. This encodes bus signals prior to serialization so that they are converted into signals that do not greatly increase in transition frequency when serialized. It significantly reduces the frequency by making the best use of word-to-word and bit-by-bit correlations presented in original parallel signals. The method is applied to the revision of an MPEG-4 processor, and the simulation results show that the proposed method surpasses the existing one. In addition, it is cost-effective when implemented as a hardware circuit since its algorithm is very simple.

위성배치정보와 보정정보 맵핑 알고리즘을 이용한 저가형 GPS 수신기의 DGPS 서비스 적용 방안 연구 (A Study on the DGPS Service Utilization for the Low-cost GPS Receiver Module Based on the Correction Projection Algorithm)

  • 박병운;윤동환
    • 한국항해항만학회지
    • /
    • 제38권2호
    • /
    • pp.121-126
    • /
    • 2014
  • 본 논문은 저가형 GPS 수신 모듈에 DGPS 서비스를 적용하기 위한 방안으로 NMEA GPGSV 데이터의 위성 배치 정보에 포함된 위성 앙각과 방위각으로 관측 행렬을 구성한 후, 거리기반 보정정보를 위치영역으로 투영하여 기 산출된 위치 오차 벡터를 수정하는 방안을 제시하였다. 저가형 수신기인 U-blox LEA-5H 모델의 출력 데이터에 제안한 알고리즘을 적용한 결과 주 활동 시간인 낮 시간에 수평 오차 RMS를 1.8m에서 1m 이내로 줄였으며, 수직 정확도는 RMS 5.8m에서 1.4m로 75% 향상시킴을 확인하였다. 본 논문에서 제안하는 방식은 하드웨어의 변경없이 소프트웨어만으로 저가형 GPS의 성능을 DGPS 수준으로 향상시키는 기법이므로, 소비자와 제조사의 부담을 경감시켜 향후 제공될 고정밀 측위 서비스 인프라의 활성화에 기여할 수 있을 것으로 기대된다.