Hardware Implementation of Past Multi-resolution Motion Estimator for MPEG-4 AVC

MPEG-4 AVC를 위한 고속 다해상도 움직임 추정기의 하드웨어 구현

  • 임영훈 (광운대학교 전자통신공학과 실시간구조 연구실) ;
  • 정용진 (광운대학교)
  • Published : 2004.11.01

Abstract

In this paper, we propose an advanced hardware architecture for fast multi-resolution motion estimation of the video coding standard MPEG-1,2 and MPEG-4 AVC. We describe the algorithm and derive hardware architecture emphasizing the importance of area for low cost and fast operation by using the shared memory, the special ram architecture, the motion vector for 4 pixel x 4 pixel, the spiral search and so on. The proposed architecture has been verified by ARM-interfaced emulation board using Excalibur Altera FPGA and also by ASIC synthesis using Samsung 0.18 m CMOS cell library. The ASIC synthesis result shows that the proposed hardware can operate at 140 MHz, processing more than 1,100 QCIF video frames or 70 4CIF video frames per second. The hardware is going to be used as a core module when implementing a complete MPEG-4 AVC video encoder ASIC for real-time multimedia application.

본 논문에서는 다해상도 움직임 추정 알고리즘을 이용하여 모션 리터를 검색하는 고속 다해상도 움직임 추정기에 대한 하드웨어 구조를 제안한다. 동영상 압축기술인 MPEG-4 AVC 전체 구성 중에서 핵심 부분인 움직임 추정 모듈을 하드웨어로 설계하기 위하여 기본적인 구조를 구성하고 높은 화질로 실시간 부호화를 할 수 있도록 고속 움직임 검색을 위해 특수하게 설계된 램 구주 메모리 공유, 4화소x4화소 Motion Vector 추출 등과 같은 기술들을 사용하여 전체 움직임 검색기를 구현하였다. 구현된 전체 모듈은 Altera(사)의 Excalibur 디바이스를 이용한 FPGA 구성을 통해 검증하고 최종적으로 Samsung STD130 0.18um CMOS Cell Library를 이용하며 합성 및 검증을 하였다. 이렇게 검증된 구조의 성능은 ASIC으로 구현할 경우 최대 동작 주파수가 약 140MHz이며 QCIF(176화소x144화소) 사이즈 기준으로 초당 약 1100프레임, 4CIF(704화소x576화구 사이즈 기준으로 초당 약 70프레임의 움직임을 검색할 수 있다 본 성능은 하드웨어 기반의 MPEG-4 AVC 실시간 부호화기를 설계하기에 적합한 구조임을 보여준다.

Keywords

References

  1. B. Song and J. Ra, 'A fast multi-resolution block matching algorithm for motion estimation', Signal Processing : Image Communication, vol.15, pp. 799-810, 2000
  2. J. Chalidabhongse and C. Kuo, 'Fast motion vector estimation using multi-resolution spatio temporal correlations', IEEE Trans. on Circuits & Systems Video Technology, vol. 7, no. 3, pp. 477-488, June 1997 https://doi.org/10.1109/76.585927
  3. L. De Vos and M. Stegherr, 'Parameterizable VLSI architectures for the full-search block-matching algorithm,' IEEE Trans. on Circuits & Systems, vol. 36, pp. 1309-1316, Oct. 1989 https://doi.org/10.1109/31.44347
  4. K. M. Yang, M. T. Sun, and L. Wu, 'A family of VLSI designs for the motion compensation block matching algorithm,' IEEE Trans. on Circuits & Systems, vol. 36, pp. 1317-1325, Oct. 1989 https://doi.org/10.1109/31.44348
  5. H. Lee, K. Lim, B. Song and J. Ra, 'A Fast Multi-Resolution Block Matching Algorithm and its LSI Architecture for Low Bit-Rate Video Coding', , vol. 11, no.12, December 2001
  6. JVT H.264 Reference Software version 6.0, ftp://ftp.imtc-files.org/jvt-experts/, 2002