• 제목/요약/키워드: Low Power Wide Area

검색결과 148건 처리시간 0.028초

LoRaWAN을 이용한 가로등 관리 시스템 (Streetlight Management System Using LoRaWAN)

  • 이예원;유지영;신수용;채석
    • 한국통신학회논문지
    • /
    • 제42권3호
    • /
    • pp.677-685
    • /
    • 2017
  • 기존에 개발된 스마트 가로등 관리 시스템은 도로에 설치된 가로등을 관리 및 유지보수하기 위해서 많은 시간과 비용이 필요하여 현재까지도 보급률이 매우 낮다. 따라서 본 논문에서는 기존의 가로등 관리 시스템들과 달리 장거리 통신이 가능하며 초기비용 및 유지비용이 상대적으로 저렴한 Long Range Wide-Area Network (LoRaWAN)통신을 이용한 가로등 관리 시스템을 제안한다. 또한 가로등의 상태 및 가로등 주변의 환경을 GUI에서 실시간 모니터링 및 제어를 하여 설치된 가로등에 문제가 발생 시 빠른 시간 내에 이를 확인할 수 있다. 마지막으로 구현된 시스템의 LoRaWAN 통신 테스트 및 센서 정확도 테스트를 실시하여 시스템의 성능을 검증한다.

0.5V까지 재구성 가능한 0.8V 10비트 60MS/s 19.2mW 0.13um CMOS A/D 변환기 (A Re-configurable 0.8V 10b 60MS/s 19.2mW 0.13um CMOS ADC Operating down to 0.5V)

  • 이세원;유시욱;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제45권3호
    • /
    • pp.60-68
    • /
    • 2008
  • 본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

FPGA에서 에너지 효율이 높은 데이터 경로 구성을 위한 계층적 설계 방법 (A Model-based Methodology for Application Specific Energy Efficient Data path Design Using FPGAs)

  • 장주욱;이미숙;;최선일
    • 정보처리학회논문지A
    • /
    • 제12A권5호
    • /
    • pp.451-460
    • /
    • 2005
  • 본 논문은 ffGA상에서 에너지 효율이 높은 데이터 경로 설계 방법론을 제안한다. 에너지, 처리시간, 그리고 면적간의 트레이드오프를 이해하기 위하여, 도메인 특성 모델링, coarse-grained 성능평가, 설계공간 조사, 그리고 로우-레벨 시뮬레이션 과정들을 통합한다. 도메인 특성 모델링 기술은 도메인의 특성에 따른 시스템 전체의 에너지 모에 영향을 미치는 여러 가지 구성요소와 파라미터들을 식별함으로써 하이-레벨 모델을 명시한다. 도메인이란 주어진 어플리케이션 커널의 알고리즘에 대응하는 아키텍쳐 패밀리이다. 하이-레벨 모델 또한 에너지, 처리시간 그리고 면적을 예측하는 함수들로 구성되어 트레이드오프 분석을 용이하게 한다. 설계 공간 조사(DSE)는 도메인에 명시된 설계 공간을 분석하여 설계 셋을 선택하도록 한다. 로우-레벨 시뮬레이션은 설계 공간 조사(DSE)에 의해 선택된 설계와 최종 선택된 설계의 정확한 성능평가를 위하여 사용된다. 본 논문에서 제안한 설계 방법은 매트릭스 곱셈에 대응하는 알고리즘과 아키텍쳐 패밀리를 사용한다. 제안된 방법에 의해 검증된 설계는 에너지, 처리시간과 면적간의 트레이드오프를 보인다. 제안된 설계 방법의 효율성을 보이기 위하여 Xilinx에서 제공되는 매트릭스 곱셈 커널과 비교하였다. 성능 비교 메트릭으로 평균 전력 밀도(E/AT)와 에너지 대 (면적 x 처리시간)비를 사용하였다. 다양한 문제의 크기에 대하여 Xilinx설계들과 비교하였을 때 제안한 설계 방법이 전력밀도(E/AT)에서 평균 $25\%$우수하였다. 또한 본 논문에 제안한 설계의 방법을 MILAN 프레임워크를 이용하여 구현하였다.

충청남도 산업단지의 오·폐수처리실태 분석 (Analysis on the Actual Conditions of Wastewater Treatment Facilities in Chungcheongnam-do Province Industrial Complexes)

  • 임봉수;김도영;이상진;오혜정
    • 한국물환경학회지
    • /
    • 제23권6호
    • /
    • pp.850-862
    • /
    • 2007
  • This study was carried out to survey the actual conditions of wastewater treatment facilities to obtain basic data for the management of wastewater from industrial complexes in Chungcheongnam-do province. Wastewater production flow per site area by watersheds was $49.2m^3/km^2/d$ for Sapgyoho, $8.1m^3/km^2/d$ for Anseongcheon, $5.7m^3/km^2/d$ for Seohae, and $2.9m^3/km^2/d$ for Geumgang. Sapgyoho showed 75% of the total production flow, which was the highest value, Geumgang showed 4% of total flow, which was the lowest value. Average total extra rate as production flow/capacity flow in the wastewater treatment facilities for industrial complex is 49%. Considering by watersheds, the extra rates of Seohae, Geumgang, Anseongcheon, and Sapgyoho, are 73%, 65%, 62%, and 33% respectively. This means that the design of capacity flow in wastewater treatment facilities was too large. Effluent concentration of wastewater treatment facilities did not exceed discharge limit mostly. The removal efficiency rate for water quality item was 90% in BOD, 70% in COD, 80% in SS, 30 to 80% in TN, and 20 to 90% in TP, so the organic removal was good, but the nutrient removal was low and interval of variation was high. The removal efficiency rate of the agricultural was industrial complexes is lower than the national and local complexes. The construction cost of the wastewater treatment facilities in Chungcheongnam-do was $1,756Won\;per\;m^3$, treatment cost was $189Won\;per\;m^3$, and they were about two times and 1.2 times higher than the nation-wide cost, respectively. The treatment cost consists of 39% for man power, 21% for chemical, 16% for power, 11% for sludge treatment, and 13% for others.

시분할 센싱 기법 기반의 출력 안정화를 위한 10 Gb/s 4채널 VCSELs 드라이버의 구현 (Implementation of 10 Gb/s 4-Channel VCSELs Driver Chip for Output Stabilization Based on Time Division Sensing Method)

  • 양충열;이강윤;이상수;정환석
    • 한국통신학회논문지
    • /
    • 제40권7호
    • /
    • pp.1347-1353
    • /
    • 2015
  • $0.13-{\mu}m$ CMOS 공정기술을 이용하여 10 Gb/s 4채널 수직공진 표면 광레이저 (VCSEL) 드라이버 어레이를 구현하였다. 높은 전류 해상도, 전력 소모 및 칩 면적의 향상을 위해 시분할 센싱기법을 사용한 디지털 APC/AMC가 최초로 채택되었다. 측정된 -3 dB 주파수 대역폭은 9.2 GHz이고, 소신호 이득은 10.5 dB, 그리고 전류 해상도는 폭넓은 온도 범위에 대해 10 Gb/s 까지 안정한 파장동작을 위한 1 mA/step이다. 제안된 APC/AMC는 5 ~ 20 mA 의 바이어스 전류 제어 및 5 ~ 20 mA 의 변조전류제어를 입증하였다. 4 채널 칩 소모전력은 최대 바이어스 및 변조전류 하에서 371 mW, 칩 사이즈는 $3.71{\times}1.3mm^2$이다.

An Adaptive-Bandwidth Referenceless CDR with Small-area Coarse and Fine Frequency Detectors

  • Kwon, Hye-Jung;Lim, Ji-Hoon;Kim, Byungsub;Sim, Jae-Yoon;Park, Hong-June
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권3호
    • /
    • pp.404-416
    • /
    • 2015
  • Small-area, low-power coarse and fine frequency detectors (FDs) are proposed for an adaptive bandwidth referenceless CDR with a wide range of input data rate. The coarse FD implemented with two flip-flops eliminates harmonic locking as long as the initial frequency of the CDR is lower than the target frequency. The fine FD samples the incoming input data by using half-rate four phase clocks, while the conventional rotational FD samples the full-rate clock signal by the incoming input data. The fine FD uses only a half number of flip-flops compared to the rotational FD by sharing the sampling and retiming circuitry with PLL. The proposed CDR chip in a 65-nm CMOS process satisfies the jitter tolerance specifications of both USB 3.0 and USB 3.1. The proposed CDR works in the range of input data rate; 2 Gb/s ~ 8 Gb/s at 1.2 V, 4 Gb/s ~ 11 Gb/s at 1.5 V. It consumes 26 mW at 5 Gb/s and 1.2 V, and 41 mW at 10 Gb/s and 1.5 V. The measured phase noise was -97.76 dBc/Hz at the 1 MHz frequency offset from the center frequency of 2.5 GHz. The measured rms jitter was 5.0 ps at 5 Gb/s and 4.5 ps at 10 Gb/s.

산불 감시를 위한 무선 센서네트워크 (Wireless Sensor Network for Wildfire Monitoring)

  • 손정만;석창호;박환종;장유식;김진천
    • 한국정보통신학회논문지
    • /
    • 제11권4호
    • /
    • pp.846-851
    • /
    • 2007
  • 산불감시와 같이 광범위하고 험난한 지역에 대한 감시 시스템으로써 무선 센서 네트워크는 가장 경제적이고 현실적인 방안의 하나이다. 그러나 센서 노드의 저전력 소모 필요성으로 인하여 센서노드간 통신 가능거리가 짧아 해당 지역에 설치되어야 하는 센서노드의 수는 수만개에 이른다. 본 논문에서는 센서 노드의 설치와 수명이 다한 센서노드를 대체하기 위한 재설치 문제를 고찰하고 분석하였다. 동적 설치로 인해 발생될 수 있는 감시 불능 영역에 대한계산의 필요성과 향 후 해결방안에 대하여 제시하였다. 한편, ZigBee무선 통신 프로토콜을 사용하여 센서 노드간 거리 변화와 지형이나 숲과 같은 장애물 여부에 따른 노드 간 패킷 수신율을 실험을 통해 측정하고 분석하였다.

레이다 시스템에서의 비트 스펙트럼 분석에 관한 연구 (A Study on Analysis of Beat Spectra in a Radar System)

  • 이종길
    • 한국정보통신학회논문지
    • /
    • 제14권10호
    • /
    • pp.2187-2193
    • /
    • 2010
  • 주파수 변조된 연속적인 파형을 사용하는 레이다는 펄스 도플러 레이다에 비하여 구현이 비교적 간단하고 광대역, 저전력 신호의 특성 때문에 외부 탐지 가능성이 낮은 장점을 가진다. 이러한 레이다는 주로 단거리 영역에서 목표물에 대한 고해상도의 거리 및 속도정보를 얻고자 하는 목적으로 많이 활용되고 있다. 따라서 송신신호의 파형을 믹서로 인가하여 추출되는 비트 신호(beat signal)로부터 클러터 제거, 목표물에 대한 탐지여부, 거리 및 속도 정보추출 등의 목적으로 FFT(Fast Fourier Transform) 를 통한 스펙트럼 분석을 행하게 된다. 그러나 이러한 FFT 방법은 신호의 획득시간이 줄어들면 윈도우 효과로 인한 심각한 누설현상, 즉 지표면 반사파 등 강력한 클러터의 부엽에 의하여 상대적으로 낮은 전력을 갖는 신호의 탐지가 불가능해지는 문제가 생길 수 있다. 따라서 본 논문에서는 이러한 문제점을 극복하기 위하여 부엽의 크기를 낮추면서도 주파수 해상도를 적절하게 유지시킬 수 있는 가중치 윈도우 적용 방법에 대하여 분석하였다. 또한 다양한 동작환경을 고려한 모의 비트 신호를 발생시켜 가중치 윈도우 적용 방법에 따른 FFT 스펙트럼 분석 결과들을 고찰하였다.

MAG 알고리즘에 의한 힐버트 변환기의 하드웨어 복잡도 감소에 관한 연구 (A Study on the Hardware Complexity Reduction of Hilbert transformer by MAG algorithm)

  • 김영웅;이영석
    • 한국산학기술학회논문지
    • /
    • 제12권1호
    • /
    • pp.364-370
    • /
    • 2011
  • 힐버트 변환은 무선 디지털 통신으로부터 수신된 대역통과 신호를 저역통과 신호로 변환시켜 사용자에게 필요한 정보를 제공할 수 있는 역할을 수행한다. 힐버트 변환의 기본 연산과정은 승산과 가산 연산으로 구성되어 있으며, 힐버트 변환을 하드웨어로 구현한 힐버트 변환기는 승산기 설계에서 많은 양의 게이트들을 이용한 설계가 요구되고, 이에 따라 구현된 힐버트 변환기는 높은 소비전력과 넓은 면적을 차지하여 모바일 디지털 기기의 전체적인 성능에 영향을 미친다. 본 논문에서는 MAG(Minimum Adder Graph) 알고리즘을 이용하여 승산 연산의 복잡도를 감소시켜 디지털 통신기기 특히 모바일 시스템의 구성요소인 힐버트 변환기를 기존의 방법보다 더 적은 게이트를 이용하여 구현할 수 있는 방법을 제안하였다. 제안된 방법은 Xilinx사의 ISE환경에서 모의 실험하여 성능의 우수함을 보여주었다.

Aid Effectiveness in Practice: A Case Study on the National Data Center in Mongolia

  • 홍성걸;이상준
    • 서비스연구
    • /
    • 제3권2호
    • /
    • pp.1-17
    • /
    • 2013
  • The main purpose of this paper is to examine the aid effectiveness of ODA projects through a case of an e-Government ODA. The case at hand is the Mongolian National Data Center project, which was supported by Korea International Cooperation Agency in 2007~2009. In this paper, we analyze aid effectiveness through a case instead of a long-term macroeconomic analysis. By using OECD DAC guideline for performance evaluation of ODA project combined with PRM (Performance Reference Model) for evaluating e-Government, authors undertakes a post-implementation evaluation on the Mongolian NDC project. The result shows that the NDC project has been relevant and implemented effectively and efficiently given the political instability incurred by the election fraud in 2008. However, there have been problems as well. Provision of defected monitors was a critical problem while disagreement on the safety of the building was lasted for two more years to be settled. Some comments on the training program are also worth to hear to ameliorate similar projects. But more fundamental problems are found in impacts and sustainability areas. Low political status of ICTPA as a coordinating organization for ICT ODA and unstable job security of NDC are serious hurdles to increase effectiveness and efficiency of NDC. ICTPA has played very limited roles in coordinating government-wide ICT ODA projects because it lacks actual power and control over them. Other government organizations do not fully trust NDC as a reliable government data center due to low political status and lack of job security. Thus critical factors to affect the effectiveness and efficiency of e-Government ODA projects are political and organizational instead of economic.

  • PDF