• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1421-1432
• /
• 1994

본 논문에서는 비코히어런트 방식의 시간분할 조만 동기추적루프에 속하는 타우진동루프의 최적 설계를 위한 대역통과필터의 대역폭에 대하여 고찰하였다. NRZ 데이터의 경우 이상적 대역통과 필터를 채용한 비코히어런트 TDL의 제곱손실 및 최소의 동기추적지터를 구하였다. 또한 이를 이용하여 최적의 3dB 대역통과필터 대역폭을 주어진 데이터율과 데이터 신호대잡음비에 대해 계산하였다. 결과로서 이상적 대역통과 필터의 경우 최적의 대역폭은 주어진 신호대잡음비에 따라 데이터율의 약 1-2배의 범위 내에 존재함을 알 수 있었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1998년도 제13차 학술회의논문집
• /
• pp.335-339
• /
• 1998

This paper presents a closed loop identification algorithm in time domain. This algorithm can be used for identification of unstable system and for model validation of system which is difficult to derive analytical model. In time domain, projection filter, which projects a finite number of input output data of a system into its current space, is used to relate the state space model with a finite difference model. Then recursive relations between the Markov parameters and the ARX model coefficients are derived to identify the system, controller and Kalman filter Markov parameters recursively, which are finally used to identify the system, controller and Kalman filter gains. The NASA LAMSTF is used to validate the algorithms developed.

• 한국통신학회논문지
• /
• 제24권8B호
• /
• pp.1532-1539
• /
• 1999

본 논문에서는 주파수 도약 방식 시스템에 적합한 비트 동기 방식을 제안한다. 제안한 비트 동기 방식은 적응 윈도우를 이용한 에러 심볼 검출기를 고안하여 이를 기존의 디지털 루프 필터와 결합한 ADPLL 방식이다. 제안된 비트 동기 방식은, 홉뮤트 잡음과 임펄스 잡음 등과 같은 잡음 구간에서, 비트 추적을 억제하여 디지털 루프 필터의 성능을 향상시키고, 주파수 도약 시스템에서의 동기 확률을 개선시켰다. 모의 실험 결과, 제안한 비트 동기 방식이 기존의 방식에 비해서 더욱 개선된 성능을 보여줌을 입증하였다.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.18-26
• /
• 2016

This paper proposes a compensation algorithm for reducing a specific ripple component on synchronous reference frame phase locked loop (SRF-PLL) in grid-tied single-phase inverters. In general, SRF-PLL, which is based on all-pass filter to generate virtual voltage, is widely used to estimate the grid phase angle in a single-phase system. In reality, the estimated grid phase angle might be distorted because the phase difference between actual and virtual voltages is not 90 degrees. That is, the phase error is caused by the difference between cut-off frequency of all-pass filter and grid frequency under grid frequency variation. Therefore, the effects on phase angle and output current attributed to the phase error are mathematically analyzed in this paper. In addition, the proportional resonant (PR) controller is adapted to reduce the effects of phase error. The validity of the proposed algorithm is verified through several simulations and experiments.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2020년도 추계학술대회
• /
• pp.143-144
• /
• 2020

VVC (Versatile Video Coding)는 HEVC이후 차세대 표준 비디오 코딩으로 JVET(Joint Video Exploration)에 의해 2018년 표준화를 시작하였다. VVC에는 복원픽쳐의 변환-양자화에러에 의해 발생한 블로어, 블로킹, 링잉 아티팩트를 감소시키기 위하여 deblocking filter (DF), sample adaptive offset (SAO), adaptive loop filter(ALF)와 같은 모듈을 사용한다. 한편 CNN (Convolutional Neural Network)은 최근 이미지와 비디오 복원에 높은 성능을 보이고 있다. VVC에서 픽쳐는 CTU (Coding Tree Unit)으로 분할되고 각 CTU는 다시 CU (Coding Unit)으로 분할된다. 그리고 인코딩을 위한 중요한 정보들이 Picture, CTU, CU단위로 디코더에 전송된다. 이 논문에서는 화면 간 예측으로 인코딩 된 픽처에서 블록과 픽처정보를 이용한 딥러닝 기반의 인루프 필터 모델을 제안한다. 제안하는 모델은 화면 간 예측에서 QP, 4×4 블록단위의 모션벡터, 참조블록과의 시간적거리, CU의 깊이를 모델에 추가적인 정보로 이용한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1989년도 한국자동제어학술회의논문집; Seoul, Korea; 27-28 Oct. 1989
• /
• pp.109-112
• /
• 1989

Gun system operation is represented as a first-order Markov process, and an optimum linear filter is derived for closed-loop control of mean square error. Potential improvement is then estimated by contrasting the variance in performance and the auto correlation for open-loop system with that for the optimum linearly corrected process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.431-434
• /
• 2002

In this paper, The resonant frequencies of any modes in the dielectric resonator filter is determined by numberical analysis. The theoretical analysis for the dielectric resonator filter used Ansoft HFSS. We designed the dielectric resonator filter with resonant frequency 4.5 GHz. We describe the characteristics of delivering Power to resonator in different shaped coupling loops. Tile resonant mode of T $E_{01{\delta}}$ and T $E_{01{\delta}}$ could be selected by the horizontal and the vertical coupling loop.p.

• 한국정보전자통신기술학회논문지
• /
• 제12권1호
• /
• pp.1-6
• /
• 2019

본 논문에서는 복수개의 부궤환 루프를 도입하여 칩 크기를 획기적으로 줄이면서 잡음 특성을 유지할 수 있는 위상고정루프를 제안하였다. 칩 면적을 최소화하는 것이 주목표이므로 하나의 작은 크기의 커패시터로 구성된 1차 루프필터와 복수개의 FVC를 사용하여 위상고정루프를 설계하였다. 전압제어 발진기에 연결된 복수개의 주파수-전압 변환 회로(frequency voltage converter : FVC)는 위상고정루프 내부에 복수개의 부궤환 루프를 만든다. 제안된 위상고정루프에서는 복수개의 부궤환 루프가 크기가 아주 작은 하나의 커패시터로만 구성된 루프필터를 가진 위상고정루프를 안정하게 동작하도록 해준다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 1.6ps 지터와 $10{\mu}s$ 위상고장시간을 보여주었다.

• 대한전자공학회논문지SP
• /
• 제41권5호
• /
• pp.217-223
• /
• 2004

블록 기반의 손실 영상 압축 방식에서는 블록마다 다른 양자화 오류로 인하여 블록 경계를 따라 불연속성이 나타날 수 있다. 이러한 블록화 현상은 압축률이 높아질수록 심각하여 화질에 큰 영향을 미친다. 이러한 블록화 현상을 막기 위해 많은 알고리즘들이 제안되었다 그러나 블록화 현상에 대한 연구 중 모서리 잡음이라고 불리는 현상에 대한 연구가 미진하였다. 모서리 잡음은 블록 경계가 교차하는 지점에서 영상 경계가 불연속적으로 나타나게 되는 것을 말한다. 본 논문에서는 블록 기반영상 압축방식에서 발생하는 모서리 잡음의 발생과정과 특성을 분석하고 이 문제를 해결하기 위한 검출과 제거 알고리즘을 제안한다. 실험 결과는 제안 방법이 주관적 화질을 향상시키는 것을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.267-269
• /
• 2007

PLL(Phase Locked Loop) are widely used circuit technique in modern electronic systems. In this paper, We propose the low voltage and high speed PLL. We design the PFD(Phase Frequency Detector) by using TSPC (True Single Phase Clock) circuit to improve the performance and solve the dead-zone problem. We use CP(Charge Pump} and LP(Loop filter) for Negative feedback and current reusing in order to solve current mismatch and switch mismatch problem. The VCO(Voltage controlled Oscillator) with 5-stage differential ring oscillator is used to exact output frequency. The divider is implemented by using D-type flip flops asynchronous dividing. The frequency divider has a constant division ratio 32. The frequency range of VCO has from 200MHz to 1.1GHz and have 1.7GHz/v of voltage gain. The proposed PLL is designed by using 0.18um CMOS processor with 1.8V supply voltage. Oscillator's input frequency is 25MHz, VCO output frequency is 800MHz and lock time is 5us. It is evaluated by using cadence spectra RF tools.