• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계합동학술대회 논문집
• /
• pp.121-126
• /
• 2002

We proposed the design of SVC adaptive fuzzy logic controller(AFLC) using Tabu search and neural network. We tuned the gains of input-output variables of fuzzy logic controller(FLC) and weights of neural network using Tabu search. Neural network was used for adaptively tuning the output gain of FLC. The weights of neural network was learned from the back propagation algorithm in real-time. To evaluate the usefulness of AFLC, we applied the proposed method to single-machine infinite system. AFLC showed the better control performance than PD controller and GAFLC[8] for. three-phase fault in nominal load which had used when tuning AFLC. To show the robustness of AFLC, we applied the proposed method to disturbances such as three-phase fault in heavy and light load. AFLC showed the better robustness than PD controller and GAFLC[8].

• 한국인터넷방송통신학회논문지
• /
• 제9권1호
• /
• pp.89-94
• /
• 2009

본 논문에서는 경로수 ${\zeta}$로 주어진 DCG(Directed Cyclic Graph)의 입출력간의 연관관계를 고효율디지털논리회로로 설계하는 알로리즘과 DCG의 각 노드들에 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서는 기존 알고리즘의 문제점을 도출한 후, 다른 접근방법으로써 DCG의 경로수로 부터 행렬방정식을 유도한 후 이를 통해 DCG의 경로수에 따른 회로설계 알리즘을 제안하였으며, 설계된 회로와 함께 DCG의 특성을 만족하도록 노드들에 대한 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서 제안한 고효율디지털논리회로설계 알고리즘은 기존의 알고리즘으로는 가능하지 않았던 경로수의 DCG에 대하여 회로설계가 가능하게 되었고, 보다 최적화된 디지털논리회로를 구현할 수 있음을 확인하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 임의의 자연수를 경로수로 갖는 DCG에 대한 설계가 가능하며, 입출력단자 수의 감소. 회로구성의 간략화, 연산속도의 향상과 비용감소 등의 잇점이 있고, 예제를 통해 본 논문에서 제안한 알고리즘의 적합성과 타당성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.1-7
• /
• 2008

Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.

• 한국항행학회논문지
• /
• 제24권4호
• /
• pp.314-321
• /
• 2020

LASAR (logic automated stimulus and response) 소프트웨어는 디지털 전자 회로 카드에 대한 로직 기능시험 및 고장검출을 위한 자동점검프로그램 개발도구이다. LASAR 소프트웨어는 소자의 논리회로 기능 및 입·출력 정의된 정보가 필요하다. 소자 정보가 없으면 정상적인 부품 모델링이 불가능하다. 따라서 본 논문에서는 소자 정보가 없는 PLD (programmable logic device) 소자를 역설계 방법을 통하여 부품 모델링을 수행한다. 개발된 LASAR 프로그램은 고장 시뮬레이션 결과와 단일 고착 고장삽입 방법을 통해 고장 검출율을 확인하였다. 고장 검출율은 기존의 제한적인 모델링은 91%, 역설계를 통한 모델링은 94%로 3% 상승하였다. 또한, EP 310 PLD 소자에 대한 입·출력핀에 대한 22가지 고착결함의 경우 100% 검출하여 양호한 성능을 확인하였다.

• 정보처리학회논문지D
• /
• 제11D권7호
• /
• pp.1477-1482
• /
• 2004

소프트웨어 개발은 보통 요구사항, 분석, 설계, 구현, 그리고 테스팅의 5단계의 과정으로 이루어진다. 개발과정 중 시스템 설계의 빈번한 변화와 그에 따른 프로그래밍의 어려움으로 인한 시스템 설계와 구현 사이에 항상 불일치가 발생하게 된다. 본 논문에서는 시스템 설계와 구현 사이의 불일치를 줄이고, 소프트웨어 개발이 신속하고 유연하게 되도록 비즈니스 로직을 인식하여 응용프로그램을 생성시켜주는 도구를 설계하였다. 응용 프로그램 생성기의 핵심 아이디어는 같은 영역에 있는 비즈니스 애플리케이션을 첫째, 공통의 비즈니스 로직과 화면표시 로직으로 나누어 인식한다. 둘째, 시스템 디자인을 지속적인 메타데이터로 다룬다. 셋째, 지속적인 메타데이터를 사용해서 요구사항에 맞는 비즈니스 에플리케이션을 구축하거나 커스터마이즈한다.

• 융합신호처리학회논문지
• /
• 제6권3호
• /
• pp.134-142
• /
• 2005

전류모드 CMOS 회로기반 다치 논리 회로가 최근에 구현되고 있다. 본 논문에서는 4-치 Unary 다치 논리 함수를 전류모드 CMOS 논리 회로를 사용하여 합성하였다. 전류모드 CMOS(CMCL)회로의 덧셈은 각 전류 값들이 회로비용 없이 수행될 수 있고 또한 부의 논리 값은 전류흐름을 반대로 함으로써 쉽게 구현이 가능 하다. 이러한 CMCL 회로 설계과정은 논리적으로 조합된 기본 소자들을 사용하였다. 제안된 알고리듬을 적용한 결과 트랜지스터의 숫자를 고려하는 기존의 기법보다 더욱 적은 비용으로 구현할 수 있었다. 또한 비용-테이블 기법의 대안으로써 Unary 함수에 대해서 범용 UUPC(Universal Unary Programmable Circuit) 소자를 제안하였다.

• 제어로봇시스템학회논문지
• /
• 제6권1호
• /
• pp.104-111
• /
• 2000

A fuzzy logic Run-by-Run(RbR) controller and an in -line wafer characteristics prediction scheme for the rapid thermal processing system have been developed for the study of process repeatability. The fuzzy logic RbR controller provides a framework for controlling a process which is subject to disturbances such as shifts and drifts as a normal part of its operation. The fuzzy logic RbR controller combines the advantages of both fuzzy logic and feedback control. It has two components : fuzzy logic diagnostic system and model modification system. At first, a neural network model is constructed with the I/O data collected during the designed experiments. The wafer state after each run is assessed by the fuzzy logic diagnostic system with featuring step. The model modification system updates the existing neural network process model in case of process shift or drift, and then select a new recipe based on the updated model using genetic algorithm. After this procedure, wafer characteristics are predicted from the in-line wafer characteristics prediction model with principal component analysis. The fuzzy logic RbR controller has been applied to the control of Titanium SALICIDE process. After completing all of the above, it follows that: 1) the fuzzy logic RbR controller can compensate the process draft, and 2) the in-line wafer characteristics prediction scheme can reduce the measurement cost and time.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 1996년도 춘계공동학술대회논문집; 공군사관학교, 청주; 26-27 Apr. 1996
• /
• pp.502-504
• /
• 1996

Plate(후판) design은 수요가 주문시 지정size(두께, 폭)로 부터 당사 압연 process를 거치면서 발생하는 지시대비 실적간의 차이를 보정하여 최종적으로 산출하게 되며, 이러한 과정은 제품생산시 size 부족으로 인한 불량 발생을 방지하는데 그 목적이 있다. Process진행중 size실적은 .gamma.-ray등 각종 측정기기로 부터 자동 측정되며 이는 process computer로 부터 main computer로 일별 전송되어 3개월 동안 조업관리 DATA BASE에 누적관리되고 있다. 본 연구는 이러한 조업실적을 근거로 제조과정에서 발생하는 size오차를 probability theory과 MULTI-REGRESSION 기법을 적용하여 DESIGN LOGIC을 개발, 제품 실수율을 향상하는데 그 목적이 있다.

• 전자공학회논문지C
• /
• 제34C권11호
• /
• pp.12-19
• /
• 1997

In this paper, we present a logic synthesis algorithm for low powr design fo combinational circuits. The proposed algorithm reduces power dissipation by eliminating unnecessary signal transitions. The proposed algorithm restructures a given circuit by using a kernel as prediction logic in a precomputation-based scheme such that switching activity of circuit can be minimized. Experimental results show that the system is efficient for low power design of combinational circuits.

• 한국전자통신학회논문지
• /
• 제14권6호
• /
• pp.1129-1138
• /
• 2019

변전소는 변전설비들이 제한된 장소에 집중되어 구조적으로 복잡하기 때문에 송전선로나 배전선로 상에서 고장발생 시 고장파급효과를 최소화하기 위한 보호협조 시스템을 설계하기가 쉽지 않다. 본 연구에서는 변전소 전력공급 신뢰성에 핵심적인 영향을 미치는 모선 방식과 보호협조 기초논리를 분석하였으며 EMTP-RV 기반으로 변전소 내부 및 외부 고장을 정확하게 검출하기 위한 변전소 보호협조 논리를 모델링하였다. 변전소 보호협조 기본 논리로서 변전소 내부 고장 검출을 위한 비율차동 보호계전 논리와 외부고장을 추론하기 위한 과부하 보호계전 논리가 모델링되었다. 끝으로, EMTP-RV를 이용하여 개발된 보호협조 논리 모델링을 기반으로 154kV 변전소를 모델링한 후, 수개의 고장모의를 통해 EMTP-RV 모델링 결과의 유효성을 확인하였다.