• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.896-900
• /
• 2018

전통적으로 CRC 하드웨어는 선형 되먹임 시프트 레지스터를 이용하여 한 클럭 싸이클 당 하나의 비트를 처리하는 직렬 처리 방식을 사용하였다. 최근 다양한 응용 시스템에서 빠른 데이터 처리를 요구하면서 이를 만족시키기 위하여 다양한 병렬화 기법들이 제안되었고, Look-Ahead 병렬화 기법이 짧은 최대 경로 지연을 가지는 장점 덕분에 가장 널리 적용된다. 하지만 Look-Ahead 병렬 하드웨어의 경우 각 레지스터 값과 입력 데이터의 이동에 대하여 예측을 하여야 하기 때문에 직렬 하드웨어 대비 HDL 코드의 작성이 복잡하다. 따라서 본 논문에서는 다양한 CRC 다항식과 병렬화 계수를 지원할 수 있는 Look-Ahead 기반의 CRC 병렬화 하드웨어 생성기를 제안한다. 생성된 HDL 코드의 합성 결과를 분석함으로써 제안된 생성기의 활용 가능성을 판단한다.

• 한국정보통신학회논문지
• /
• 제14권10호
• /
• pp.2283-2291
• /
• 2010

스트림 암호시스템에 사용되는 불규칙 시각 제어 생성기인 수축수열 생성기는 두 개의 LFSR(Linear Feedback Shift Register)로 구성되며 이 생성기에 의해 생성되는 수열은 비선형수열임이 알려져 있다. 두 개의 최대길이를 갖는 90/150 셀룰라 오토마타 기반의 비선형수열 생성기는 각 셀에서 동일한 특성다항식을 갖는 의사 난수열을 효과적으로 생성할 수 있으므로 LFSR에 의해 생성되는 수열에 비하여 주기와 선형복잡도가 높은 비선형수열을 생성할 수 있다. 본 논문은 이러한 비선형수열에 대한 분석으로 90/150 셀룰라 오토마타 기반의 수축-삽입수열(shrunken-interleaved sequence)을 다룬다. 셀룰라 오토마타 기반의 비선형수열 생성기에 의해 생성되는 수축-삽입수열을 삽입수열로 분석이 가능함을 보이고 출력 수열의 일부를 알 때 알려지지 않은 새로운 출력 수열의 일부를 효과적으로 재구성하는 알고리즘을 제안한다.

• 정보보호학회논문지
• /
• 제24권1호
• /
• pp.51-58
• /
• 2014

스트림 암호 방식에서 사용되는 난수 발생기는 선형 궤환 쉬프트 레지스터(Linear feedback shift register, LFSR) 구조를 주로 사용한다. Leap-ahead LFSR 구조는 기존 다중 LFSR 구조와 같이 한 사이클에 다중 비트의 난수를 발생시킨다. 단지 하나의 LFSR로 구성되기 때문에 하드웨어적으로 간단하다는 장점을 갖지만, 때때로 생성되는 난수열의 최대 주기가 급격히 감소한다. 본 논문은 이러한 문제를 해결하기 위해 세그멘티드 Leap-ahead LFSR 구조를 제안한다. 수학적인 분석을 이용하여 제안된 구조를 검증하였다. 또한 제안된 구조를 Xilinx Vertex5 FPGA를 이용하여 회로 합성후 동작 속도와 회로 크기를 기존 구조와 비교하였다. 제안된 구조는 기존 Leap-ahead LFSR 구조에 비해 최대 2.5배까지 최대 주기를 향상시킨다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제49권6호
• /
• pp.322-329
• /
• 2000

BIST(Built-in Self Test) has been considered as the most promising DFT(design-for-test) scheme for the present and future test strategy. The most serious problem in applying BIST(Built-in Self Test) into a large circuit is the excessive increase in test time. This paper is focused on this problem. We proposed a new BIST construction scheme which uses a parallel divide-and-conquer method. The circuit division is performed with respect to some internal nodes called test points. The test points are selected by considering the nodal connectivity of the circuit rather than the testability of each node. The test patterns are generated by only one linear feedback shift register(LFSR) and they are shared by all the divided circuits. Thus, the test for each divided circuit is performed in parallel. Test responses are collected from the test point as well as the primary outputs. Even though the divide-and-conquer scheme is used and test patterns are generated in one LFSR, the proposed scheme does not lose its pseudo-exhaustive property. We proposed a selection procedure to find the test points and it was implemented with C/C++ language. Several example circuits were applied to this procedure and the results showed that test time was reduced upto 1/2151 but the increase in the hardware overhead or the delay increase was not much high. Because the proposed scheme showed a tendency that the increasing rates in hardware overhead and delay overhead were less than that in test time reduction as the size of circuit increases, it is expected to be used efficiently for large circuits as VLSI and ULSI.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.7-14
• /
• 2005

본 논문은 새로운 저전력 BIST 패턴 생성기에 대해 제안하고 있다. 이는 천이 감시 윈도우 블록과 MUX로 구성된 천이 감시 윈도우를 사용하는데, LFSR(linear feedback shift register)에서 생성되는 무작위 테스트 패턴의 패턴 천이 수 분포가 유사 무작위 가우시안(pseudo-random gaussian) 분포를 보이는 성질을 이용한다. 제안된 방식에서 천이 감시 윈도우는 스캔 체인에서 높은 전력 소모의 원인이 되는 초과 천이를 감지하고, k-value라는 억제 천이 수를 통해 초과 천이를 억제하는 역할을 한다 ISCAS'89 벤치마크 회로 중 많은 수의 스캔 입력을 갖는 회로를 사용하여 실험한 결과, 성능 손실 없이 약 $60\%$정도의 스캔 천이 수 감소를 나타내었다.

• 융합신호처리학회논문지
• /
• 제11권3호
• /
• pp.244-249
• /
• 2010

차세대 멀티 레벨 셀 플래시 메모리들을 위해 복잡도가 낮은 에러 정정 코드 구현에 대한 요구가 커지고 있다. 일반적으로 부 표현 (sub-expression) 들을 공유하는 것은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 m-비트 병렬 BCH 인코더 구현 방법을 제안한다. 또한, 부 표현들을 탐색하기 위한 일반화된 방법을 제시한다. 부 표현들은 패리티 생성을 위해 사용하는 행렬(생성 행렬, generator matrix)의 부 행렬 (sub-matrix)과 다른 변수들의 합과의 행렬 연산에 의해 표현된다. 부 표현들의 수는 개로 한정되며, 탐색된 부 표현들은 다른 병렬 BCH 인코더 구현을 위해 공유되어질 수 있다. 본 논문은 구현 과정에서 다수의 팬 아웃에 의해 발생하는 문제점(지연)의 해결이 아닌 복잡도(로직 사이즈) 감소에 그 목적이 있다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.438-449
• /
• 2012

본 논문에서는 다양한 CRC 코드의 성능분석을 기반으로 새로운 VHF 대역 해양 무선통신용 최적 CRC-p 코드를 제안한다. 이를 위해, 먼저 CRC 코드의 부호어 길이의 변화에 따른 미검출 오류확률과 최소해밍거리를 구하는 방법을 기술한다. 즉 순회 해밍코드나 원시 BCH 코드의 쌍대코드가 최대장 코드가 되는 것을 이용해서 천이 레지스터에 의한 간단한 회로구성으로 무게분포와 미검출 오류확률을 계산하는 방법과 MacWilliam의 항등식에 의한 최소해밍거리를 계산하는 방법을 제시한다. 다음으로 VHF 대역 해양 무선통신 시스템의 전송 프레임의 구성과 주요 통신 파라미터의 규격을 제시하고, 기존의 연구된 다양한 CRC 코드의 생성다항식을 대상으로 미검출 오류확률과 최소해밍거리의 결과를 기반으로 새로운 CRC-p 코드를 선정하고, 라이시안 해양 채널모델과 ${\pi}$/4-DQPSK 변복조기에 의한 비트오류율(BER)의 모의실험 결과를 통해 성능을 검증한다.

• 정보보호학회논문지
• /
• 제11권1호
• /
• pp.35-42
• /
• 2001

GF(q)상의 원시다항식은 스크램블러, 에러정정 부호 및 복호기, 난수 발생기 그리고 스트림 암호기 등 여러 분야에 걸쳐 많이 사용되고 있다. GF(q)상의 원시다항식을 생성하는 효율적인 알고리즘이 A.D. Porto에 의하여 제안되었으며, 그 알고리즘은 한 원시다항식을 이용하여 다른 원시다항식을 구하는 방법을 반복 사용하여 원시다항식 수열을 생성하는 방법이다. 이 논문에서는 A.D. Porto가 제안한 알고리즘을 개선한 알고리즘을 제안하였다. A.D. Porto의 알고리즘의 running time은 O($\textrm{km}^2$)이고, 개선된 알고리즘 running time은 O(w(m+k))이다. 여기서 k는 gcd(k,$q^m$-1)이 다. m차 원시다항식을 구하고자 할 때 k, m>>1 조건에서는 개선된 알고리즘을 사용하는 것이 효율적이다.

• 한국통신학회논문지
• /
• 제28권6C호
• /
• pp.648-658
• /
• 2003

영상/비디오 컨텐츠의 사용이 급증함에 따라 유료 및 비밀유지를 필요로 하는 영상데이터에 대한 보안문제가 크게 대두되고 있다. 본 논문에서는 영상데이터를 숨기기 위한 영상 암호화 방식을 제안하였다. 이 방법은 웨이블릿 영역에서 양자화과정을 마친 영상 데이터를 대상으로 한다. 본 논문은 영상의 전체데이터가 아닌 부분데이터를 암호화하는 방식을 사용하는데, 세 가지 형태의 부분데이터 추출방식을 사용하였다. 먼저, 웨이블릿 변환이 원영상을 주파수 대역으로 재편성함을 이용하여 영상정보 중 특정 주파수를 숨김으로서 전체 영상을 인식할 수 없도록 하였다. 각 화소를 나타내는 데이터에서도 모든 데이터를 사용하지 않고 MSB만을 선택하여 암호화 대상에 포함시켰다. 마지막으로 특정 부대역의 화소들을 무작위로 선택하였으며, 이 때 선형귀환 시프트 레지스터(Linear Feedback Shift Register, LFSR)를 사용하였다. LFSR의 초기값과 출력비트의 선택에 있어서 암호화키의 일부분을 사용함으로써 암호화 강도를 더욱 높였다. 제안한 방법을 소프트웨어로 구현하여 약 500개의 영상을 대상으로 실험한 결과 원영상 데이터의 약 1/1000의 데이터 양을 암호화함으로써 원영상을 인식할 수 없을 정도의 암호화효과를 얻을 수 있음을 알 수 있었다. 따라서 제안한 방법은 작은 양의 암호화로 효과적으로 영상을 숨기는 방법임을 확인할 수 있었다. 본 논문에서는 부대역의 선택과 LFSR 출력 중 사용비트의 양에 따른 여러 방식을 제안하였으며, 이들의 암호화 수행시간과 암호화효과 사이에 상보적인 관계가 있음을 보여, 적용분야에 따라 선택적으로 사용할 수 있음을 보였다. 또한 본 논문의 방식들은 응용계층에서 수행되는 것으로, 현재 유·무선 통합 네트워크의 중요한 문제로 대두되고 있는 끝과 끝 (end-to-end)의 보안에 대한 좋은 해결방법으로 사용될 수 있으리라 기대된다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.26-31
• /
• 2009

선형 피드백 쉬프트 레지스터(linear feedback shift register:LFSR) 기반의 효율적인 테스트 압축기법을 제안하였다. 일반적으로 기존의 LFSR 리시딩 기반의 테스트 압축 기법의 성능은 주어진 테스트 큐브 집합내의 최대 할당 비트 수, $S_{max}$에 따라서 변하는 특성을 가지고 있다. 따라서 본 논문에서는 LFSR과 스캔 체인사이에 서로 다른 클럭 주파수를 사용하여 적절하게 스캔 셀을 그룹화 함으로써 $S_{max}$를 가상적으로 감소시킬 수 있었다. 만약 스캔 체인을 위한 클락 주파수보다 n배 느린 클락을 LFSR을 위하여 사용한다면, 스캔 체인내의 연속적인 n 개의 스캔셀들은 항상 동일한 테스트 입력값을 갖게 된다. 따라서 이와 같은 연속적인 셀들에 무상관 비트(don't care bit)를 적절하게 배치하게 되면 압축해야 하는 할당 비트의 수를 줄일 수 있게 된다. 제안하는 방법론의 선능은 스캔셀의 그룹화 알고리듬에 의존적이기 때문에, 그래프 기반의 새로운 스캔 셀 그룹화 알고리듬을 제안하였다. ISCAS 89 벤치마크 회로에 대한 실험을 통하여 제안하는 기법은 기존의 테스트 압축 기법들에 비해서 적은 메모리 용량 및 매우 작은 면적 오버 헤드를 보장할 수 있음을 증명하였다.