• 대한전자공학회논문지SD
• /
• 제39권3호
• /
• pp.1-8
• /
• 2002

Sol-gel 법으로 제작한 (Pb/sub 0.9/La/sub 0.1/)Ti/sub 0.975/O₃(PLT (10)) 박막의 구조적 및 전기적 특성에 대한 과잉 Pb 첨가량이 미치는 영향을 조사하였다. DTA 와 X-선 회절분석 결과, 과잉 Pb 첨가량이 7.5 에서 15㏖%로 증가함에 따라, PLT(10) 박막의 결정화 온도는 감소하였으며, (100) 우선 배향성은 증가하였다. 또한, PLT(10) 박막의 과잉 Pb 첨가량에 따른 전기적 특성을 조사한 결과, 12.5㏖% 의 과잉 Pb 를 첨가한 박막이 가장 우수한 전기적 특성을 나타내었다. 이때, 비유전률과 유전손실은 각각 350 과 0.02 이었고, 100㎸/㎝ 에서 누설전류밀도는 1.27×10/sup -6/A/㎠ 이었다. 또한 이력곡선으로부터 구한 잔류분극(p) 과 항전계 (Ec) 는 각각 6.36μC/㎠ 와 58.7㎸/㎝ 이었으며, ±5V 의 사각펄스를 10/sup 9/회 인가한 후에도 잔류 분극값이 초기값의 약 15% 감소하는 비교적 우수한 피로특성을 나타내었다. 이상의 결과로부터, 과잉 Pb 첨가량이 12.5㏖% 인 PLT(10) 박막은 비휘발성 메모리에 응용될 수 있는 매우 유망한 재료임을 알 수 있었다.

• 한국수소및신에너지학회논문집
• /
• 제10권1호
• /
• pp.59-69
• /
• 1999

반응성 스퍼터링법으로 AIN 박막을 증착하여 Al/AlN/Si구조의 MIS소자용 절연박막으로서의 응용가능성에 대해 연구하였다. 기판온도 $300^{\circ}C$, RF power 150W, 스퍼터링 압력 5mTorr, 아르곤과 질소 가스유량비 1:1 의 조건에서 5%의 수소가스를 부가적으로 첨가해 주는 시기에 따른 AIN박막의 표면형상변화, I-V특성, C-V특성, 조성을 조사하였다. 수소첨가에 따라 증착속도는 상당히 감소하였으나 표면형상 및 거칠기는 크게 변하지 않았다. I-V특성에서는 AIN 박막 증착시 초기 20분간 수소첨가를 시킨 경우가 후기 20분간 수소첨가를 시킨 경우보다 보다 우수한 절연특성을 보였다. 또한 C-V특성에서도 수소가 첨가됨에 따라 플랫밴드전압이 매우 낮아졌으며, 초기 20분간 수소첨가를 시킨 경우는 히스테리시스를 거의 보이지 않았으나, 후기 20분간 수소첨가를 시킨 경우는 상당한 히스테리시스를 보였다. AES를 이용한 조성분석을 통해 수소가스가 첨가됨에 따라 AIN박막내의 산소농도가 낮아진다는 사설을 발견하였고, 이에 따라 박막의 절연특성 및 C-V특성이 향상될 수 있는 가능성을 보였다.

• 한국재료학회지
• /
• 제4권1호
• /
• pp.63-74
• /
• 1994

$SiO_{2}$초박막(ultrathin film)의 두께 조절 용이성, 두께 균일성, 공정 재현성 및 전기적 특성을 향상시키기 위해 실리콘을 $N_{2}O$분위기에서 열산화시켰다. $N_2O$분위기에서 박막 성장시 산화와 동시에 질화가 이루어지기 때문에 전기적 특성의 향상을 가져올 수 있었다. 질화 현상에 의해 형성된 Si-N결합 형성은 습식 식각율과 ESCA분석으로 확인할 수 있었다. $N_2O$분위기에서 성장된 $SiO_{2}$박막은 Fowler-Nordheim(FN)전도 기구를 보여주었으며, 절열파괴 특성과 누설 전류특성 및 산화막의 신뢰성은 건식 산화막에 비해서 우수하였다. 또한 계면 포획밀도는 건식 산화막에 비해 감소하였고, 전하를 주입했을 때 생성되는 계면 준위의 양 또는 크게 감소하였다. 산화막 내부에서의 전하 포획의 양도 감소하였고, 전하를 주입하였을 때 생성되는 전하 포획의 양도 감소하였다. 이와 같은 전기적인 특성의 향상은 산화막 내부에서 약하게 결합하고 있는 Si-O 결합들이 Si-N결합으로의 치환과 스트레스 이완에 의하여 감소하였기 때문이다.

• 한국진공학회지
• /
• 제20권5호
• /
• pp.327-332
• /
• 2011

ITO가 코팅된 유리 기판 위에 플라즈마 중합법으로 styrene 고분자 박막을 제작하고 상부 전극을 진공 열증착법으로 제작된 Au 박막으로 한 MIM (metal-insulator-metal) 소자를 제작하였다. 또한, 플라즈마 중합된 styrene 고분자 박막을 유기 절연박막으로 하고 진공열증착법으로 pentacene 유기반도체 박막을 제작하여 유기 MIS (metal-insulator-semiconductor) 소자를 제작하였다. 플라즈마 중합법으로 제작된 styrene (ppS; plasma polymerized styrene) 고분자 박막은 styrene 단량체(모노머) 고유의 특성을 유지하면서 고분자 박막을 형성함을 확인하였으며, 통상적인 중합법으로 제작된 고분자 박막 대비 k=3.7의 높은 유전상수 값을 보였다. MIM 및 MIS 소자의 I-V 및 C-V 측정을 통하여 ppS 고분자 박막은 전계강도 $1MVcm^{-1}$에서 전류밀도 $1{\times}10^{-8}Acm^{-2}$ 수준의 낮은 누설전류를 보이고 히스테리시스가 거의 없는 우수한 절연체 박막임이 판명되었다. 결과적으로 유기박막 트랜지스터 및 유기 메모리 등 플렉서블 유기전자소자용 절연체 박막으로의 응용이 기대된다.

• 한국세라믹학회지
• /
• 제34권2호
• /
• pp.202-208
• /
• 1997

Bi층 SrBi2Ta2O9(SBT)박막을 상온에서 rf magnetron sputtering에 의해 Pt/Ti/SiO2/Si기판위에 증착한 다음 산소 분위기 하에서 1시간동안 75$0^{\circ}C$, 80$0^{\circ}C$, 85$0^{\circ}C$로 열처리하였다. 타겟은 박막내의 Bi와 Sr의 부족을 보상하기 위해 20mole%의 Bi2O3와 30mole%의 SrCO3를 과잉으로 넣어 사용하였으며, 80$0^{\circ}C$로 열처리한 박막의 조성은 Sr0.7Bi2.0Ta2.0O9.0이었다. 200nm의 두께를 갖는 이 SBT박막은 치밀한 미세구조와, 1MHz의 주파수에서 210의 유전상수, 0.05의 유전손실을 나타내었고, 또한 100 kMz에서 32$0^{\circ}C$의 큐리온도를 나타냈으며 그 온도에서의 유전상수는 314이었다. 이 SBT박막의 잔류분극(2Pr)과 항전계(2Ec)값은 각각 인가전압 3V에서 9.1$\mu$C/$\textrm{cm}^2$과 85kV/cm이었고, 5V의 bipolar pulse 하에서 1010 cycle까지 피로현상이 나타나지 않았으며, 누설전류 밀도는 150kV/cm에서 7$\times$10-7A/$\textrm{cm}^2$의 값을 보였다. rf magnetron sputtering 으로 제조된 SBT박막은 비휘발성 메모리 소자에의 응용이 가능하다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.11-11
• /
• 2010

Thin-film-transistors (TFTs) that can be deposited at low temperature have recently attracted lots of applications such as sensors, solar cell and displays, because of the great flexible electronics and transparent. Transparent and flexible transistors are being required that high mobility and large-area uniformity at low temperature [1]. But, unfortunately most of TFT structures are used to be $SiO_2$ as gate dielectric layer. The $SiO_2$ has disadvantaged that it is required to high driving voltage to achieve the same operating efficiency compared with other high-k materials and its thickness is thicker than high-k materials [2]. To solve this problem, we find lots of high-k materials as $HfO_2$, $ZrO_2$, $SiN_x$, $TiO_2$, $Al_2O_3$. Among the High-k materials, $Al_2O_3$ is one of the outstanding materials due to its properties are high dielectric constant ( ~9 ), relatively low leakage current, wide bandgap ( 8.7 eV ) and good device stability. For the realization of flexible displays, all processes should be performed at very low temperatures, but low temperature $Al_2O_3$ grown by sputtering showed deteriorated electrical performance. Further decrease in growth temperature induces a high density of charge traps in the gate oxide/channel. This study investigated the effect of growth temperatures of ALD grown $Al_2O_3$ layers on the TFT device performance. The ALD deposition showed high conformal and defect-free dielectric layers at low temperature compared with other deposition equipments [2]. After ITO was wet-chemically etched with HCl : $HNO_3$ = 3:1, $Al_2O_3$ layer was deposited by ALD at various growth temperatures or lift-off process. Amorphous InGaZnO channel layers were deposited by rf magnetron sputtering at a working pressure of 3 mTorr and $O_2$/Ar (1/29 sccm). The electrodes were formed with electron-beam evaporated Ti (30 nm) and Au (70 nm) bilayer. The TFT devices were heat-treated in a furnace at $300^{\circ}C$ and nitrogen atmosphere for 1 hour by rapid thermal treatment. The electrical properties of the oxide TFTs were measured using semiconductor parameter analyzer (4145B), and LCR meter.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.145-145
• /
• 2008

High-k materials have been paid much more attention for their characteristics with high permittivity to reduce the leakage current through the scaled gate oxide. Among the high-k materials, $ZrO_2$ is one of the most attractive ones combing such favorable properties as a high dielectric constant (k= 20 ~ 25), wide band gap (5 ~ 7 eV) as well as a close thermal expansion coefficient with Si that results in good thermal stability of the $ZrO_2$/Si structure. During the etching process, plasma etching has been widely used to define fine-line patterns, selectively remove materials over topography, planarize surfaces, and trip photoresist. About the high-k materials etching, the relation between the etch characteristics of high-k dielectric materials and plasma properties is required to be studied more to match standard processing procedure with low damaged removal process. Among several etching techniques, we chose the inductively coupled plasma (ICP) for high-density plasma, easy control of ion energy and flux, low ownership and simple structure. And the $BCl_3$ was included in the gas due to the effective extraction of oxygen in the form of $BCl_xO_y$ compounds. During the etching process, the wafer surface temperature is an important parameter, until now, there is less study on temperature parameter. In this study, the etch mechanism of $ZrO_2$ thin film was investigated in function of $Cl_2$ addition to $BCl_3$/Ar gas mixture ratio, RF power and DC-bias power based on substrate temperature increased from $10^{\circ}C$ to $80^{\circ}C$. The variations of relative volume densities for the particles were measured with optical emission spectroscopy (OES). The surface imagination was measured by scanning emission spectroscope (SEM). The chemical state of film was investigated using energy dispersive X-ray (EDX).

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.631-637
• /
• 2003

Pt/TiO/sub x/SiO₂/Si 기판 위에 1,3-propanediol 을 이용해 sol-gel 법으로 제작한 PZT(30/70) 후막의 구조적 및 전기적, 강유전 특성에 대하여 조사하였다. 열처리 공정은 열 응력 (thermal stress) 를 줄이기 위해 RTA를 사용하였고, 최종적으로 650℃의 로(furnace)에서 어닐링하였다. SEM 분석 결과 1회 코팅에 330nm 의 두께를 얻었으며, 3회 코팅으로 약 1 μm 정도의 두께를 얻었다. C-D 측정결과, 1 kHz에서 비유전률과 유전손실은 각각 886 과 0.03 이었다. C-V 곡선은 좌우 대칭인 나비모양을 나타내었다. 누설전류밀도는 200kV/cm 에서 1.23×10/sup -5/A/cm²이었으며, 이력곡선으로부터 구한 잔류분극 (P/sub r/) 과 항전계(E/sub c/) 는 각각 33.8μC/cm²과 56.9kV/cm 이었다. 결론적으로 본 연구에서 제작된 PZT(30/70) 후막은 우수한 강유전 및 전기적 특성을 보였다.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.7-12
• /
• 2003

졸-겔(Sol-Gel)법으로 $SiO_2/Si$ 기판 위에 $Bi_{3.3}La_{0.7}O_{12}$(BLT) 강유전체 박막을 스핀코팅하여 Metal-Ferroelectric-Insulator-Silicon 구조의 캐패시터 소자를 제작하였다. 열처리하지 않은 BLT 박막시료를 $650^{\circ}C$와 $700^{\circ}C$의 온도에서 열처리함으로서 임의 배향을 가지는 퍼롭스카이트 결정구조를 나타내었다. 열처리 온도를 $650^{\circ}C$에서 $700^{\circ}C$로 증가시킴에 따라서 (117) 주피크의 full width at half maximum(FWHM)값이 약 $0.65^{\circ}$에서 $0.53^{\circ}$로 감소하여 결정성이 개선되었으며 결정립 크기와 $R_rms$ 값이 증가하면서 박막표면이 거칠어지는 경향을 보여주었다. $700^{\circ}C$에서 열처리한 BLT 박막시료에 대해 인가 전압에 따른 정전용량(C-V)값을 측정한 결과 5V의 인가전압에서 메모리 원도우 값이 약 0.7V를 보여주었으며, 3V의 인가전압에서 누설전류 값이 약 $3.1{\times}10^{-8}A/cm^2$을 나타내었다.

• 한국세라믹학회지
• /
• 제42권2호
• /
• pp.104-109
• /
• 2005

PbO 완충층의 역할을 확인하기 위해, r.f. magnetron sputtering법을 이용하여 p-type (100) Si 기판 위에 $Pt/Pb_{1.1}Zr_{0.53}Ti_{0.47}O_{3}$와 PbO target으로 Pt/PZT/PbO/Si의 MFIS 구조를 제조하였다. MFIS 구조에 완충층으로 PbO를 삽입함으로써 PZT 박막의 결정성이 크게 향상되었고, 박막의 공정온도도 상당히 낮출 수 있었다. 그리고 XPS depth profile 분석 결과, PbO 증착시 기판온도가 PbO와 Si의 계면에서 Pb의 확산에 미치는 영향을 확인하였다. PbO 완충층을 삽입한 MFIS는 높은 메모리 윈도우와 낮은 누설전류 밀도를 가지는 추수한 전기적 특성을 나타내었다. 특히, 기판온도 $300^{\circ}C$에서 증착된 PbO를 삽입한 Pt/PZT(200nm, $400^{\circ}C)PbO(80nm)/Si$는 9V의 인가전압에서 2.OV의 가장 높은 메모리 윈도우 값을 나타내었다.