• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.395-404
• /
• 2016

A 6-bit 3.4 GS/s flash ADC in a 65 nm CMOS process is reported along with the proposed 4x time-domain interpolation technique which allows the reduction of the number of comparators from the conventional $2^N-1$ to $2^{N-2}$ in a N-bit flash ADC. The proposed scheme effectively achieves a 4x interpolation factor with simple SR-latches without extra clocking and calibration hardware overhead in the interpolated stage where only offset between the $2^{N-2}$ comparators needs to be calibrated. The offset in SR-latches is within ${\pm}0.5$ LSB in the reported ADC under a wide range of process, voltage supply, and temperature (PVT). The design considerations of the proposed technique are detailed in this paper. The prototype achieves 3.4 GS/s with 5.4-bit ENOB at Nyquist and consumes 12.6 mW power at 1 V supply, yielding a Walden FoM of 89 fJ/conversion-step.

• 전기전자학회논문지
• /
• 제5권1호
• /
• pp.52-58
• /
• 2001

본 논문에서는 입력이 TTL 전압 레벨일 때 저전력으로 동작하도록 설계된 TTL-to-CMOS 입력버퍼의 회로를 제안한다. 회로 구성은 내부 활성 클럭펄스로 제어되는 반전형 입력버퍼와 래치로 구성하고, 직류 단락전류를 제거하기 위해 클럭펄스가 로우상태일 때는 입력버퍼가 동작되지 않도록 하고 하이일 때만 정상적으로 동작되도록 하였다. 시뮬레이션을 수행한 결과 제안된 회로의 전력-지연 곱이 하나의 입력당 33.7% 줄어듬을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.148-149
• /
• 2008

As infrared light is radiated, the CMOS Readout IC (ROIC) for the microbolometer type infrared sensor detects voltage or current when the resistance value in the bolometer sensor varies. One of the serious problems in designing the ROIC is that resistances in the bolometer and reference resistor have process variation. This means that each pixel does not have the same resistance, causing serious fixed pattern noise problems in sensor operations. In this paper, Reference resistor compensation technique was proposed. This technique is to compensate the reference resistance considering the process variation, and it has the same reference resistance value as a bolometer cell resistance by using a comparator and a cross coupled latch.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권4호
• /
• pp.291-296
• /
• 2015

This paper describes the design of a high-speed comparator for high-speed automatic test equipment (ATE). The normal comparator block, which compares the detected signal from the device under test (DUT) to the reference signal from an internal digital-to-analog converter (DAC), is composed of a rail-to-rail first pre-amplifier, a hysteresis amplifier, and a third pre-amplifier and latch for high-speed operation. The proposed continuous comparator handles high-frequency signals up to 800MHz and a wide range of input signals (0~5V). Also, to compare the differences of both common signals and differential signals between two DUTs, the proposed differential mode comparator exploits one differential difference amplifier (DDA) as a pre-amplifier in the comparator, while a conventional differential comparator uses three op-amps as a pre-amplifier. The chip was implemented with $0.18{\mu}m$ Bipolar CMOS DEMOS (BCDMOS) technology, can compare signal differences of 5mV, and operates in a frequency range up to 800MHz. The chip area is $0.514mm^2$.

• 전자공학회논문지
• /
• 제54권6호
• /
• pp.123-133
• /
• 2017

본 논문에서는 LED 디스플레이 시스템의 동적인 구동방식에서 LPM 모듈의 구성에 관계없이 휘도구현 비트를 16비트 이내, 휘도 구현 펄스를 512개 이내에서 최적의 플리커 프리 제어 알고리즘을 개발하고 이 알고리즘을 이용하여 디스플레이 제어장치를 구현하였다. 구현방법으로는 완전한 색 표현을 위한 기존의 시프트-래치 방법을 변형하여 여러 번의 시프트-래치를 수행하게 하여 스캔횟수를 늘림으로써 리플레시율을 증가시키는 방법을 사용하였다. 그 결과로 기존의 LED 디스플레이 시스템은 리플레시율이 240~480[Hz]를 수행하지만 제안된 방법을 사용하면 리플레시율을 2,040[Hz] 이상으로 높게 구현할 수 있기 때문에 플리커 현상을 감지할 수 없게 된다.

• 한국컴퓨터정보학회논문지
• /
• 제20권2호
• /
• pp.1-10
• /
• 2015

본 논문에서는 유한체 $GF(3^m)$상에서 모든 항에 0이 아닌 계수를 갖는 기약 다항식에 대하여 m이 홀수 및 짝수인 경우 $GF(3^m)$상의 곱셈 알고리즘을 제시하였으며, 제시한 곱셈 알고리즘을 이용하여 고속의 병렬 입-출력 모듈구조의 곱셈기를 설계하였다. 제시한 곱셈기의 구성은 $(m+1)^2$개의 동일한 기본 셀들로 설계되었으며, 셀에 메모리를 사용하지 않았으므로 회로가 간단하며 셀당 $T_A+T_X$의 지연시간을 갖는다. 본 논문에서 제안한 곱셈기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 m이 큰 회로의 확장이 용이하며 VLSI회로 실현에 적합할 것이다.

• 한국산학기술학회논문지
• /
• 제12권2호
• /
• pp.565-570
• /
• 2011

본 연구는 파인 블랭킹(fine blanking) 프레스로부터 기능면으로 사용되는 100% 매끄러운 전단면을 얻는 파인 블랭킹 공정에서 다이 롤(die roll) 크기를 최소화하기 위한 목적으로 실험을 통해 다이 챔퍼(die chamfer) 형상에 따라 성형되는 제품의 다이 롤 크기 변화를 검토한 것이다. 다이 챔퍼가 다른 여러 가지 다이 편(die insert)을 제작하여 파인 블랭킹 실험을 실시한 후 다이 챔퍼 형상에 따른 다이 롤 크기를 측정 분석하여 두께 방향 다이 롤 크기의 경향을 파악하였다. 이 연구 결과는 파인 블랭킹 판재 성형에서 두께 방향 다이 롤 크기를 최소화하기 위한 다이챔퍼 설계에 유용하게 적용될 것으로 판단된다.

• 한국전기전자재료학회논문지
• /
• 제33권3호
• /
• pp.177-180
• /
• 2020

This paper focuses on the 1,200-V level reverse conducting-insulated gate bipolar transistor (RC-IGBT). The structure of the RC-IGBT has an n+ collector at the collector terminal. The breakdown voltage, V_th, V_ce-sat, and turn-off time, and the electrical characteristics of a field-stop IGBT (FS-IGBT) and RC-IGBT are compared and analyzed using simulations. Based on the results, the RC-IGBT obtained a turn-off time of 320.6 ㎲ and a breakdown voltage of 1,720 V, while the FS-IGBT obtained a turn-off time of 742.2 ㎲ and a breakdown voltage of 1,440 V. Therefore, RC-IGBTs have faster on/off transitions and a higher breakdown voltage, which can reduce the size of the element.

• 한국위성정보통신학회논문지
• /
• 제8권2호
• /
• pp.36-43
• /
• 2013

본 논문에서는 고전압에서 동작하는 DDIC(display driver IC) 칩의 정전기 보호소자로 사용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘이 분석되었다. 이온주입 조건을 달리하는 매트릭스 조합에 의한 수차례의 2차원 시뮬레이션 및 TLP 특성 데이타를 비교한 결과, BJT 트리거링 후에 더블 스냅백 현상이 나타났으나 웰(well) 및 드리프트(drift) 이온주입 조건을 적절히 조절함으로써 안정적인 ESD 보호성능을 얻을 수 있었다. 즉, 최적의 백그라운드 캐리어 밀도를 얻는 것이 고전압 동작용 정전기보호소자의 고전류 특성에 매우 중요한 영향을 주는 임계인자(critical factor)임을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.288-291
• /
• 2004

Due to the charge compensation effect, SOI(Silicon-On-Insulator) LIGBT with dual-epi layer have been found to exhibit both low forward voltage drop and high static breakdown voltage. In this paper, electrical characteristics of the SOI LIGBT with dual-epi structure is presented. Trenched anode structure is employed to obtain uniform current flowlines and shorted anode structure also employed to prevent the fast latch-up. Latching current density of the proposed LIGBT with $T_1=T_2=2.5{\mu}m,\;N_1=7{\times}10^{15}/cm^3,\;N_2=3{\times}10^{15}/cm^3$ is $800A/cm^2$ and breakdown voltage is 125V while latching current density and breakdown voltage of the conventional LIGBT is $700A/cm^2$ and 55V.