• 천문학회보
• /
• 제40권2호
• /
• pp.44.1-44.1
• /
• 2015

We set up a project to make spectrometers for single dish observations of the Korean VLBI Network (KVN), a new future multi-beam receiver of the ASTE (Atacama Submillimeter Telescope Experiment), and the total power (TP) antennas of the Atacama Large Millimeter/submillimeter Array (ALMA). Traditionally, spectrometers based on ASIC (Application-Specific Integrated circuit) and FPGA (Field-Programmable Gate Array) have been used in radio astronomy. It is, however, that a Graphics Processing Unit (GPU) technology is now viable for spectrometers due to the rapid improvement of its performance. A high-resolution spectrometer should have the following functions: poly-phase filter, data-bit conversion, fast Fourier transform, and complex multiplication. We wrote a program based on CUDA (Compute Unified Device Architecture) for a GPU spectrometer. We measured its performance using two GPU cards, Titan X and K40m, from NVIDIA. A non-optimized GPU code can process a data stream of around 2 GHz bandwidth, which is enough for the KVN spectrometer and promising for the ASTE and ALMA TP spectrometers.

• 한국레이저가공학회지
• /
• 제8권1호
• /
• pp.39-44
• /
• 2005

We report experimental results on the periodic patterning using a Ti:sapphire femtosecond laser (800nm, 100fs, 1kHz). Periodic structures with reproducible basic patterns are produced both on the surface and inside transparent materials. Period patterning for the application to display panel is widely investigated. Also, the submicron dot and line patterns are fabricated inside fused silica glass, which is important for the formation of diffraction grating in integrated optical circuit. finally, we demonstrate the utility of the femtosecond laser application to optical memory by fabricating the three-dimensional dot patterns.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 추계학술발표대회
• /
• pp.19-20
• /
• 2009

H.264 부호기의 on-chip 상의 구현방법으로는 성능에 중점을 둔 ASIC (application specific integrated circuit) 기반의 접근 방식과 ASIC 보다 성능은 떨어지나 일반성과 유연성에 중점을 둔 ASIP (application specific instruction set architecture) 기반의 설계 방식이 연구되어 왔다. 우리는 영상 압축 응용 범위 내에서는 일반성 및 유연성을 잃지 않으면서도 기존에 문제시 되던 ASIP의 성능은 대폭 개선할 수 있는 ISA와 micro architecture를 제안하고 구현한 바 있다. 본 논문의 핵심적인 기여는 이 ASIP의 추가적인 성능 개선이다.

• 한국정보처리학회논문지
• /
• 제6권7호
• /
• pp.1919-1928
• /
• 1999

기존의 속도 독립 회로 합성 시스템에서 사용되는 기술 방법들은 각각 특정한 설계 양식과 합성 방법에 적합하도록 만들어졌기 때문에 표준화 된 기술 방법으로 채택되지 못하고 있다. 본 논문에서는 하드웨어 기술을 위한 표준 언어인 VHDL을 이용하여 속도 독립 회로를 기술하고 합성하는 방법을 제안한다. VHDL은 광범위한 언어이므로 본 논문에서는 속도 독립 회로의 기술과 합성에 이용될 수 있는 VHDL 부집합을 정의한다. 그리고 VHDL로 기술된 회로 명세를 신호 전이 그래프로 변환한 다음에 기존의 합성 알고리즘을 이용하여 속도 독립 회로를 합성한다. 이를 위하여 각각의 VHDL 문을 부분적인 신호 전이 그래프로 변환하고 부분적인 신호 전이 그래프들을 합병함으로써 VHDL 프로그램 신호 전니 그래프로 변환하는 세계적인 방법을 제안한다. VHDL을 이용함으로써 시뮬레이션, 테스팅 등 기존의 VHDL 기반의 다양한 설계프로그램들과 속도 독립 회로 합성 프로그램을 통합하는 프레임워크 개발이 가능하게 되고 기존의 회로 설계자들이 쉽게 비동기 회로에 접근할 수 있게 되는 장점이 있다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권12호
• /
• pp.391-398
• /
• 2015

이 연구에서는 중등 심화 과정을 마치고 사사 과정에 진입한 최우수 정보과학 영재 교육을 위한 회로 최소화 알고리즘의 성능 개선 및 평가 과정을 보인다. 이 과정에서 학생들은 원하는 목표 기능을 얻기 위한 논리 회로는 꼭 한 가지가 아니고 다양하게 구성할 수 있다는 점과 이들 중 가장 간단한 회로를 찾을 수 있는 방법의 필요성을 인식하게 된다. 수작업으로 이루어지는 까르노 맵에서 회로 최소화를 위한 기본 원리를 터득하고, 그 과정을 소프트웨어로 수행하는 Quine-McCluskey 알고리즘을 탐구한다. Quine-McCluskey 알고리즘은 기본적으로 집합 연산의 반복에 의해 중복성을 도출하고 축약하는 과정을 반복한다. 집합 연산은 두 집합을 구성하는 원소들에 대한 비교 연산으로 이루어지므로 복잡도가 높다. 이를 해결하는 방법으로 원소 나열식 집합을 비트 정보로 표현하는 방안을 모색하고, 그 결과 약 36%의 성능 향상이 이루어짐을 보게 된다. 이 과정의 궁극적 목표는 영재 학생들이 전자 스위치, 논리 게이트, 논리 회로, 프로그래밍 언어, 데이터 구조, 알고리즘 등을 포괄하는 컴퓨터과학 학문에 대한 흥미와 지식 통합적 안목을 기르는 데 있다.

• 한국입자에어로졸학회지
• /
• 제6권3호
• /
• pp.131-138
• /
• 2010

Flexible electronics are the electronics on flexible substrates such as a plastic, fabric or paper, so that they can be folded or attached on any curved surfaces. They are currently recognized as one of the most innovating future technologies especially in the area of portable electronics. The conventional vacuum deposition and photolithographic patterning methods are well developed for inorganic microelectronics. However, flexible polymer substrates are generally chemically incompatible with resists, etchants and developers and high temperature processes used in conventional integrated circuit processing. Additionally, conventional processes are time consuming, very expensive and not environmentally friendly. Therefore, there are strong needs for new materials and a novel processing scheme to realize flexible electronics. This paper introduces current research trends for flexible electronics based on (a) nanoparticles, and (b) novel processing schemes: nanomaterial based direct patterning methods to remove any conventional vacuum deposition and photolithography processes. Among the several unique nanomaterial characteristics, dramatic melting temperature depression (Tm, 3nm particle~$150^{\circ}C$) and strong light absorption can be exploited to reduce the processing temperature and to enhance the resolution. This opens a possibility of developing a cost effective, low temperature, high resolution and environmentally friendly approach in the high performance flexible electronics fabrication area.

• ETRI Journal
• /
• 제22권1호
• /
• pp.20-29
• /
• 2000

In this paper, we present a design of video and audio single chip encoder/decoder for portable multimedia application. The single-chip called as video audio signal processor (VASP) consists of a video signal processing block and an audio single processing block. This chip has mixed hardware/software architecture to combine performance and flexibility. We designed the chip by partitioning between video and audio block. The video signal processing block was designed to implement hardware solution of pixel input/output, full pixel motion estimation, half pixel motion estimation, discrete cosine transform, quantization, run length coding, host interface, and 16 bits RISC type internal controller. The audio signal processing block is implemented with software solution using a 16 bits fixed point DSP. This chip contains 142,300 gates, 22 Kbits FIFO, 107 kbits SRAM, and 556 kbits ROM, and the chip size is $9.02mm{\times}9.06mm$ which is fabricated using 0.5 micron 3-layer metal CMOS technology.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.93-103
• /
• 2002

고정도 전류-모드 신호 처리와 집적 회로 설계를 위한 새로운 전류 미러를 제안하였다. 제안한 전류 미러는 입력 임피던스를 줄이기 위해 적응성 귀환 기법을 사용하였고, 출력 임피던스를 높이기 위해 조절된 캐스코드 전류 미러의 출력단을 이용하였다. 시뮬레이션 결과 제안한 전류 미러는 Vcc=5V의 공급기 전압에서 0.9Ω의 입력 임피던스, 415 MΩ의 출력 임피던스, 그리고 0.96의 전류 이득을 가진다. 소비 전력은 1.5㎽이다. 제안한 전류 미러의 응용성을 확인하기 위해 이를 이용한 전압-전류 변환기를 설계하였다. 시뮬레이션 결과, 이 변환기는 이론식과 일치된 결과를 얻었고 월슨 전류 미러를 이용한 전압 전류 변환기보다 3배 이상의 우수한 변환 특성을 가졌다.

• 한국통신학회논문지
• /
• 제38C권7호
• /
• pp.623-629
• /
• 2013

본 논문에서는 뇌파 전송 프로토콜 설계하고 이를 검증할 테스트 플랫폼 제작 결과를 소개한다. 건식 전극에서 검출된 뇌파는 인접한 ADC(analog-to-digital converter)를 거쳐 디지털 신호로 변환되고, 각 센서 노드에서 디지털 신호로 변환된 뇌파는 $I^2C$(inter-integrated circuit) 프로토콜을 통해서 DSP(digital signal processor) 플랫폼으로 전송된다. DSP 플랫폼에서는 뇌파 전처리 알고리즘 수행 및 뇌 특성 벡터 추출 등의 기능을 수행한다. 본 연구에서는 각 채널당 10비트 또는 12비트 ADC를 사용하여 최대 16채널의 데이터를 전송하기 위하여 $I^2C$ 프로토콜을 적용하였다. 실험결과 4바이트 데이터 버스트전송을 수행하면 통신오버헤드가 2.16배로 측정이 되어 10 비트 또는 12 비트 1 ksps ADC를 16채널로 사용시 총 데이터전송율이 각각 345.6 kbps, 414.72 kbps 로 확인되었다. 따라서 400 kbps 고속전송모드 $I^2C$를 사용할 경우 ADC 비트에 따라서 슬레이브와 마스터의 채널비가 각각 16:1, $(8:1){\times}2$ 로 되어야 한다.

• 실천공학교육논문지
• /
• 제10권2호
• /
• pp.119-124
• /
• 2018

IMU(Inertial Measurement Unit) 센서의 가속도와 각속도를 이용하여 거리측정을 하고 측정값을 이용하여 사용자가 원하는 실내공간에 적용하여 사용자 혹은 디바이스가 실내공간을 인식하는 교육용 장비를 소개한다. 본 교육장비를 이용해서 다양한 위치 인식 및 추적 알고리즘을 학습할 수 있고 창의적 공학설계 작품을 구현할 수 있다. IMU 센서의 데이터 값을 $I^2C$(Inter-Integrated Circuit)을 통해 MCU(microcontroller unit)에 전송하고 필터와 연산방식을 통해 데이터 값을 처리 후 실내 위치 인식 알고리즘을 통해 위치인식을 한다. 그리고 무선통신을 이용하여 처리된 값을 송수신하여 사용자가 인식하도록 설계한다. 본 교육 장비를 이용하여 "IMU센서를 이용하여 이동거리를 산출과 데이터 값을 이용한 가상공간 구현 및 인식"의 사례를 소개하고 그 설계를 기반하여 다양한 창의적 공학설계 적용에 대해서 논한다.