• 한국동물학회:학술대회논문집
• /
• 한국동물학회 1999년도 한국생물과학협회 학술발표대회
• /
• pp.150.2-150
• /
• 1999

To investigate the weathering soil buffering capacities of the artificial acidic precipitation, the weathering soils and their leachate solutions were sampled from the host rocks(granite;GR, rhyolite;RH, gabbro;GA, basalt;BA, two serpentinite;SE1, SE2 and limestone;LI) and analyzed for pH and chemical properties. 1n the soil pH of the GR and RH ,the acidic rocks, were 5.02 and 5.95, respectively. And the GA and BA, basic rocks, were 6.52 and 7.57. The SE1 and SE2 were 8.90 and 8.89. While the LI was 7.84. These results means the typical soil pH properties by host rocks. After the artificial acidic precipitation input 5OOml, the average changes of soil leachate solutions treated by pH levels(pH 5.0, 4.0 and 3.0), were pH 5.73, 5.00 and 4.40. in GR soil, and pH 6.19, 5.99 and 5.57 in RH. GA were pH 6.31, 6.04 and 5.86, BA were pH 7.05, 6.85 and 6.56 and SE1 were pH 8.31, 8.26 and 7.71. SE2 were pH 8.29, 8.24 and 7.96. LI were pH 7.55, 7.46 and 6.79. The soil leachate pHs from volcanic rocks were higher than those from the plutonic rocks and GR soils showed greater response than other soils. With increasing 100ml input-solution, the soil leachate pHs were mainly decreased. Cation concentrations, CEC, EC and total nitrogen concentrations of RH and BA soils, the volcanic rocks, were higher than those of GR and GA soil, the plutonic rocks. On the contrary, Al concentrations of the GR and GA soils were higher than those of RH and BA soils, partly because of high quartz content in GR and Al content in the biotite and plagioclase in GA.

• 정보보호학회논문지
• /
• 제11권1호
• /
• pp.64-72
• /
• 2001

본 논문은 IDEA 알고리즘을 사용한 고속 암호 IC의 설계에 관한 것이다. IDEA 알고리즘을 회로로 구현하기 위하여 전체 회로를 6개의 주요 기능블럭으로 분할하여 설계하였다. 주요 블록으로 암호키 및 복호키 생성부, 입력 데이터 처리부, 암호화 처리부, 출력 데이터 처리부, 그리고 동작모드 제어부 등이 있나. 서브키 생성회로는 연간속도보다 회로면적을 축소시키는 방향으로 설계한 반면, 암호화 처리부는 회로면적보다 연산속도를 증가시키는 방향으로 설계목표를 정했다. 따라서 반복연산에 적합한 파이프라인 구조와 연간속도를 향상시키는 모듈라 승산기를 채택하였다. 특히, 많은 연산시간이 소요되는 모듈라 승산기는 연산속도를 증가시키기 위하여 캐리선택 가산기 및 modified Booth 승 산 알고리즘을 사용하여 한 클럭에 동작하도록 설계하였다. 또한, 입력 데이터 처리부는 데이터를 동작모드에 따라 8-bit, 167-bit 32-bit 단위로 받아들이기 위하여 데이터 버퍼가 8-bit, 16-bit, 32-bit 씩 이동할 수 있도록 하였다. 0.25$\mu\textrm{m}$ 공장기술을 사용하여 시뮬레이션한 결과, 이 IC는 큰 면적을 요구하지 않으면서도 1Gbps 이상의 throughput을 달성하였으며, 회로구현에 약 12,000gates가 소요되었다.

• 한국게임학회 논문지
• /
• 제10권2호
• /
• pp.49-56
• /
• 2010

본 논문에서는 사용자의 손을 인식하여 가상현실 게임 환경에서 가상의 손을 제어할 수 있는 방법을 제안한다. 카메라를 통해 획득한 영상을 통하여 사용자의 손 이동과 가리키는 방향에 대한 정보를 획득하고 이를 이용하여 가상의 손을 게임 화면에 나타낸다. 사용자의 손의 움직임은 가상의 손이 물건을 선택하고 옮기도록 하는 입력 인터페이스로 활용할 수 있다. 제안하는 방법은 비전 기반 손 인식 기법으로 먼저 RGB 컬러영역에서 HSV 컬러영역으로 입력영상을 변환하고 H, S 값에 대한 이중 임계값과 연결 요소 분석을 이용하여 손 영역을 분할한다. 다음으로 분할된 영역에 대하여 0, 1차 모멘트를 적용하고 이를 이용하여 손 영역에 대한 무게 중심점을 구한다. 구해진 무게중심점은 손의 중심에 위치하게 되며, 분할된 손 영역의 픽셀 집합 중 무게중심점으로부터 멀리 떨어진 픽셀들을 손가락의 끝점으로 인식한다. 마지막으로 무게중심점과 손 끝점에 대한 벡터를 통하여 손의 축을 구한다. 인식 안정성과 성능을 높이기 위하여 누적 버퍼를 이용한 떨림 보정과 경계상자를 이용한 처리 영역을 설정하였다. 본 논문의 방법은 기존의 비전 기술을 통한 손 인식 방법들에 비하여 별도의 착용 마커를 두지 않고 실시간으로 처리가 가능하다. 다양한 입력 영상들에 대한 실험 결과는 제안 기법으로 정확하게 손을 분할하고, 안정된 인식 결과를 고속으로 처리할 수 있음을 보여주었다.

• 방사성폐기물학회지
• /
• 제10권3호
• /
• pp.161-170
• /
• 2012

국내 심부지질환경조건을 반영한 처분안전성 평가에 필요한 입력자료를 제공하기위해, 그 동안 국내 지하시험시설(KURT)환경조건에서 많은 실험을 수행해 왔다. 안전성평가코드에 사용되는 많은 입력변수들 중 중요성이 부각되는 입력변수들을 선정하여, 각 변수별로 수집한 자료를 통계처리를 하여 값 분포 특성을 기술하고, 외국자료 값과 비교평가를 통해 값의 타당성을 검토하였다. 다룬 입력변수로서 용기물성분야에서 용기수명, 초기파손률을, 완충재물성분야에서는 핵종용해도, 완충재의 공극률, 밀도, 확산계수, 핵종분배계수를, 암반 및 원계영역에서는 수리전도도, 지하수유속, 핵종분배계수, 확산깊이, 암반균열폭, 주지하수유동통로까지 거리, 핵종이동오염운의 너비 등이다.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.82-90
• /
• 2014

본 논문에서는 선형성을 가진 파노라믹 스캔 라이다(PSL) 시스템용의 4-채널 차동 트랜스임피던스 증폭기 어레이를 0.18-um CMOS 공정을 이용하여 구현하였다. PSL시스템을 위한 성능의 비교분석을 위하여 전류모드 및 전압모드의 두 종류 트랜스임피던스 어레이 칩을 각각 구현하였으며, 채널당 1.25-Gb/s 동작속도를 갖도록 설계하였다. 먼저 전류모드 칩의 경우, 각 채널 광 수신입력단은 전류미러 구조로 구현하였으며, 특히 로컬 피드백 입력구조로 개선하여 낮은 입력저항과 낮은 잡음지수를 가질 수 있도록 설계하였다. 칩 측정 결과, 채널 당 $69-dB{\Omega}$ 트랜스임피던스 이득, 2.2-GHz 대역폭, 21.5-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -20.5-dBm 수신감도, 및 1.8-V 전원전압에서 4채널 총 147.6-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다. 한편, 전압모드 칩의 경우, 각 채널 광 수신입력단은 인버터 입력구조로 구현하여 낮은 잡음지수를 갖도록 설계하였다. 칩 측정 결과, 채널 당 $73-dB{\Omega}$ 트랜스임피던스 이득, 1.1-GHz 대역폭, 13.2-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -22.8-dBm수신감도, 및 4채널 총 138.4-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagra을 보인다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.19-28
• /
• 2005

본 논문에서는 리프팅 스킴의 2차원 고속 웨이블릿 변환에서 2차원 처리 속도를 향상시키고, 내부 메모리 사이즈를 감소시키는 병렬 처리 하드웨어 구조를 제안한다. 기존의 리프팅 스킴을 이용한 병력 처리 2차원 웨이블릿 변환 구조는 행 방향의 예측, 보상 연산 모듈과 열 방향의 예측 보상 연산 모듈로 구성되며, 2차원 웨이블릿에서 역 방향 변환을 위해서는 행 방향의 결과가 나와야 하고, 열 방향 연산을 위한 데이터가 연속적으로 발생하는 것이 아니라 행 방향의 샘플 데이터 수만큼의 시차를 갖고 발생함으로 내부 버퍼를 사용하고 있다. 이에 제안하는 구조에서는 행 방향 연간에 있어서 짝수 행과 홀수 행을 동시에 할 수 있도록 하드웨어 구조와 데이터 흐름을 구성하여 속도를 향상시키고, 열 방향 연산의 시작 지연 시간을 단축 시켰다. 그리고, 행 방향 처리 결과를 버퍼에 저장하지 않고 열 방향 연산의 입력으로 사용할 수 있도록 열 방향 처리 모듈을 개선하였다. 제안하는 구조는 입력 데이터를 4개의 분한 셋으로 분할하여 기존의 2개의 입력 데이터를 동시에 처리하는 방식에서 4개의 입력 데이터를 동시에 받아 처리 할 수 있도록 데이터의 흐름과 각 모듈의 연산 제어를 구성하였다. 그 결과 행 방향연산 속도를 향상시키고, 열 방향 연산 수행의 지연을 줄여 내부 버퍼 메모리를 절반으로 줄일 수 있었다. 제안하는 데이터흐름과 하드웨어 구조를 이용하여 VHDL을 이용하여 설계한 결과 기존의 $N^2/2+\alpha$의 전체 처리 시간을 $N^2/4+\beta$로 줄이는 결과를 얻었고, 내부 메모리 역시 기존의 방법에 비해 최대 $50\%$까지 줄이는 결과를 얻을 수 있었다.이 길었다. D, F 2개 시험구의 부화된 계통수는 각 48계통, 29계통으로 전체 조사계통의 15.6%, 9.4%를 차지하였다. D, F시험구의 평균부화비율은 각 54.5%, 71.6%였으며 평균사란비율은 각 33.0%, 25.0%였다 이상의 시험 결과를 보면 D, F 두 시험구 모두 최청사란비율이 일반계통보다 높게 나타나 월년잠종의 2년간 냉장보존을 위해서는 최청사란비율에 직접적으로 작용하는 최청 조건의 재검토가 우선적으로 필요함을 알 수 있었다.L)보다 높았다. 특히, 0.5 mM의 salicylic acid를 처리한 경우는 control에 비해 1.74배로 증가하였다. Methyl jasmonate 100 mM을 배양 6일째 첨가했을 때의 세포생장 변화를 보면, 첨가 후 2일이 지나면서부터 세포의 양이 크게 감소하기 시작하여 첨가 4일 후부터는 변화가 없었다. 따라서 methyl jasmonate를 처리 후 4일이 지나면 세포가 모두 죽는다는 것을 알 수 있었다. Methyl jasmonate 100 mM을 첨가한 후 4일째에 수확한 세포로부터 나온 oleanolic acid의 앙은 5.3 mg/L로 매우 적었다. 반면에 첨가 후 2일째에 수확한 세포로부터 나온 양은 94.1 mg/L로 control (43.4 mg/L)에 비해 2.17배로 증가되었다.재래시장과 백화점에서 시판되고 있는 계란 총 446개에 대해서도 동일한 절차와 방법으로 조사하였던바, 재래시장에서 구입했던 계란의 난각부분(Egg-shell)에서만 가금티푸스(fowl Typhoid)의 병원체인 S. gallinarum이 1주$(0.2\%)$만이 분리되었고, 기타 세균으로서는 대장균군이 역시 난각에서 가장 높은 빈도로 분리되었고,

• ETRI Journal
• /
• 제24권4호
• /
• pp.311-322
• /
• 2002

Presently, optical burst switching (OBS) technology is under study as a promising solution for the backbone of the optical Internet in the near future because OBS eliminates the optical buffer problem at the switching node with the help of no optical/electro/optical conversion and guarantees class of service without any buffering. To implement the OBS network, there are a lot of challenging issues to be solved. The edge router, burst offset time management, and burst assembly mechanism are critical issues. In addition, the core router needs data burst and control header packet scheduling, a protection and restoration mechanism, and a contention resolution scheme. In this paper, we focus on the burst assembly mechanism. We present a novel data burst generation algorithm that uses hysteresis characteristics in the queueing model for the ingress edge node in optical burst switching networks. Simulation with Poisson and self-similar traffic models shows that this algorithm adaptively changes the data burst size according to the offered load and offers high average data burst utilization with a lower timer operation. It also reduces the possibility of a continuous blocking problem in the bandwidth reservation request, limits the maximum queueing delay, and minimizes the required burst size by lifting up data burst utilization for bursty input IP traffic.

• 방송공학회논문지
• /
• 제23권1호
• /
• pp.162-165
• /
• 2018

본 논문에서는 초고해상도 영상의 효율적인 부호화를 위해 공간적 다운스케일된 입력영상을 이용하여 장면 전환 정보를 획득하기 위한 전처리(pre-processing)과정과 이 정보를 기반으로 화면 간 예측 과정에서 참조 픽처 리스트를 재구성하는 방법을 제안한다. 본 논문에서 제안하는 전처리 과정을 통해 얻어진 정보를 기반으로 참조 픽처 리스트를 재구성하였을 때 기존의 HM 16.12 대비 0.44%의 BD-Rate 개선과 동시에 12.46%의 부호화 속도 향상을 얻을 수 있다.

• 대한전자공학회논문지TC
• /
• 제39권8호
• /
• pp.7-13
• /
• 2002

본 논문에서는 퍼지이론을 기반으로하여 ATM망에서 ABR 서비스를 하는데 있어서 효과적으로 링크를 이용하기 위한 트래픽 제어 알고리즘을 제안하였다. 제안한 알고리즘은 스위치의 버퍼 사이즈에 따라서 소스 전송률을 제어하고 퍼지율을 이용하여 입력 셀 율을 제어하는 알고리즘이다. 우리는 위의 방법들로 퍼지트래픽 제어 알고리즘과 VS/VD의 ER값을 기본으로 한 퍼지 트래픽 제어기를 개발하였다. 또한 퍼지 제어규칙, max-min inferencing 방법으로 하나의 집합적인 기능을 설계하였다.

• 한국정보통신학회논문지
• /
• 제10권10호
• /
• pp.1804-1809
• /
• 2006

본 고에서는 디지털 회로의 저 전력소모의 설계와 구현에 관련된 디지털 전대역 회로 설계를 통해서 전반적인 전력 소모의 방법론과 이의 특성을 고찰하고자 한다. 디지털 집적회로의 설계는 광대하고 복잡한 영역이기에 우리는 이를 저전력 소모의 전반적인 회로 설계에 한정할 필요가 있다. 여기에는 로직회로의 합성과, 디지털 전대역 회로설계에 포함되어 있는 입력 clock 버퍼, 레치, 전압 Regulator, 그리고 케페시턴스와 전압기가 0.12 마이크론의 기술로 0.9V의 전압과 함께 쓰여져서 동적 그리고 정적 에너지 소모와 압력, 가속, Junction temperature 등을 모니터 할 수 있게 되어 있다.