• 제목/요약/키워드: Information Pipeline

검색결과 662건 처리시간 0.026초

심층 신경망을 활용한 진료 기록 문헌에서의 종단형 개체명 및 관계 추출 비교 연구 - 파이프라인 모델과 결합 모델을 중심으로 - (A Comparative Research on End-to-End Clinical Entity and Relation Extraction using Deep Neural Networks: Pipeline vs. Joint Models)

  • 최성필
    • 한국문헌정보학회지
    • /
    • 제57권1호
    • /
    • pp.93-114
    • /
    • 2023
  • 정보추출은 문헌 내에 존재하는 개체명을 인식함과 동시에 이들 간의 의미적 관계까지도 식별하여 최종적으로 문헌 내에 포함된 의미적 트리플을 자동으로 추출하여 활용할 수 있으므로 문헌에 대한 심층적인 분석과 이해에 많은 도움을 줄 수 있다. 그러나 지금까지 대부분의 정보추출에 대한 연구는 개체명 인식과 관계추출이 개별 연구로 각각 분리되어 진행되었으며, 그 결과 입력 문헌에 대한 정보추출의 최종 출력인 의미적 트리플 추출 성능에 대한 객관적이고 정확한 평가가 제대로 이루어지지 않았다. 이에 본 논문에서는 진료 기록 문헌에 나타나는 개체명과 그들 간의 관계를 트리플 형태로 직접 추출할 수 있는 종단형 정보추출의 2가지 모델인 파이프라인 및 결합형 모델을 구축하는 구체적인 방법론을 제시하고 성능 비교 실험을 진행하였다. 우선 파이프라인 모델은 양방향 GRU-CRFs를 활용한 개체명 인식 모듈과 다중 인코딩 기반 관계추출 모듈로 구현되었고, 결합형 모델을 위해서는 다중 헤드 레이블링 기반의 양방향 GRU-CRFs이 적용되었다. 두 가지 시스템을 바탕으로 진료기록 문헌 내의 개체명과 관계를 모두 태깅하여 구축된 i2b2/VA 2010 데이터셋을 활용한 비교 실험에서 파이프라인 모델의 성능이 5.5%(F-measure) 더 높게 나타났다. 추가적으로, 대규모 신경망 언어모델과 수작업으로 구축된 자질 정보를 활용한 최고 수준의 기존 시스템과의 비교 실험을 통해, 본 논문에서 구현한 종단형 모델의 객관적인 성능 수준을 파악할 수 있었다.

성공적인 6차산업을 위한 가치사슬 모형과 빅데이터 활용 방안 (Value Chain Model and Big Data Utilization for a Successful the 6th Industry)

  • 박상혁;박정선;이명관
    • 디지털산업정보학회논문지
    • /
    • 제11권2호
    • /
    • pp.141-152
    • /
    • 2015
  • Our agriculture and rural villages have faced negative conditions in many reasons. To overcome this situation, a new change is needed by the 6th industrialization. Many agriculture and rural villages in Korea are pursuing the 6th industrialization through the convergence of the primary, secondary, and tertiary industries to vitalize agriculture and rural villages. But there are several problems with the 6th industrialization. There is a limit to the capacity building of the members of the rural organization and Korean agricultural base primary, secondary, and tertiary industries are weak all. In addition, it has been insufficient research for value chain management of the region as a whole; there has been no study of information sharing across the region for the 6th industrialization. This study is about value chain management model for successful the 6th industry with Quick Response System and the big data technology. In this study to provide the efficiency of 6th industry value chain management with customer's needs analysis using big data and research for the information share between the industries in the region through the information pipeline theory of the QR System. We hope that our study is helped to proceed successfully on the 6th industrialization in Korea.

IA-64를 위한 향상된 소프트웨어 파이프라인 명령어 스케줄링 (Enhanced Pipeline Scheduling for IA-64)

  • 이재목;문수묵
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
    • /
    • pp.826-828
    • /
    • 2005
  • 인텔의 IA-64 프로세서는 명령어 수준의 병렬수행을 지원하는 EPIC (Explicitly Parallel Instruction Computing) 구조를 채택하고 있으며 컴파일러가 순차적 코드에서 병렬 수행이 가능한 독립적인 명령어들을 스케줄링 하도록 되어있다. 본 논문에서는 IA-64 스케줄링을 위해 향상된 파이프라인 스케줄링 (Enhanced Pipeline Scheduling, EPS) 기법[1]을 적용한 결과를 소개한다. EPS는 루프수준의 병렬화를 위한 소프트웨어 파이프라이닝 (software pipelining)기법으로 전역 스케줄링 (global Scheduling) 기법을 기반으로 하고 있다. 우리는 IA-64 프로세서를 위한 공개소스 컴파일러인 ORC (Open Research Compiler)에 EPS를 구현하고 실제 프로세서인 Itanium에서 실험을 수행하였다. 상용 프로세서와 컴파일러에 구현과 튜닝을 하는 과정에서 얻은 경험을 소개하고 기존의 ORC 컴파일러와 비교하여 얻은 성능 향상을 보고하고 분석한다.

  • PDF

부분행렬을 사용한 행렬.벡터 연산용 1차원 시스톨릭 어레이 프로세서 설계에 관한 연구 (A Study On Improving the Performance of One Dimensional Systolic Array Processor for Matrix.Vector Operation using Sub-Matrix)

  • 김용성
    • 정보학연구
    • /
    • 제10권3호
    • /
    • pp.33-45
    • /
    • 2007
  • Systolic Array Processor is used for designing the special purpose processor in Digital Signal Processing, Computer Graphics, Neural Network Applications etc., since it has the characteristic of parallelism, pipeline processing and architecture of regularity. But, in case of using general design method, it has intial waiting period as large as No. of PE-1. And if the connected system needs parallel and simultaneous outputs, processor has some problems of the performance, since it generates only one output at each clock in output state. So in this paper, one dimensional Systolic Array Processor that is designed according to the dependance of data and operations using the partitioned sub-matrix is proposed for the purpose of improving the performance. 1-D Systolic Array using 4 partitioned sub-matrix has efficient method in case of considering those two problems.

  • PDF

Verilog-A를 이용한 파이프라인 A/D변환기의 모델링 (Modeling of Pipeline A/D converter with Verilog-A)

  • 박상욱;이재용;윤광섭
    • 한국통신학회논문지
    • /
    • 제32권10C호
    • /
    • pp.1019-1024
    • /
    • 2007
  • 본 논문에서는 무선 랜 시스템용 10비트 20MHz 파이프라인 아날로그-디지털 변환기 설계를 위해서 Verilog-A 언어를 사용하여서 모델링하였다. 변환기내 샘플 / 홀드 증폭기, 비교기, MDAC 및 오차 보정 회로 등의 구성회로들을 각각 모델링해서 모의실험 한 결과 HSPICE를 이용한 모의 실험 시간보다 1/50배로 단축되어서 시스템 모델링에 적합함을 확인하였다.

파이프라인 구조 기반의 고속 ARIA 암호 프로세서의 하드웨어 구현 (Hardware Implementation of fast ARIA cipher processor based on pipeline structure)

  • 하준수;최현준;서영호;김동욱
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.629-630
    • /
    • 2006
  • This paper presented a hardware implementation of ARIA, which is Korean standard block ciphering algorithm. In this work, we proposed a improved architecture based on pipeline structure and confirmed that the design operates in a clock frequency of 101.7MHz and in throughput of 957Mbps in Xilinx FPGA XCV-1600E.

  • PDF

유해화학물질 이송관로 파손누수 실시간 감시 기술 (Real-time monitoring system for management of chemically management of chemically contaminated water pipeline)

  • 김준석;윤병조;서재순
    • 한국재난정보학회:학술대회논문집
    • /
    • 한국재난정보학회 2015년 정기학술대회
    • /
    • pp.195-196
    • /
    • 2015
  • 유해화학물질 이송관로의 실시간 유지관리를 위하여 파손사전 예방감시를 위한 이중구조 파이프 제작, GIS관망 구축을 위한 측량 및 시공 속성정보 수집을 위한 스마트 폰 앱 프로그램 개발, 실시간 감시를 위한 서버프로그램 개발을 수행하였다. 또한, 파일럿규모의 야외시험시설을 구축하여 시스템 동작여부를 확인하였다. 파손 예방은 파이프에 부착된 센서 케이블을 통하여 감지하도록 하였고, 누수는 압력센서를 일정한 간격으로 설치하여 시험하였다. VRS 측량장비와 스마트폰을 연계할 수 있는 앱 프로그램으로 실시간 자료 수집을 수행할 수 있도록 하였고, 감시 서버프로그램을 통하여 실시간 감시 및 알람이 가능하도록 하였다.

  • PDF

HDL을 이용한 파이프라인 프로세서의 테스트 벡터 구현에 의한 시뮬레이션 (Simulation on a test vector Implementation of a pipeline processor using a HDL)

  • 박두열
    • 한국컴퓨터정보학회논문지
    • /
    • 제5권3호
    • /
    • pp.16-28
    • /
    • 2000
  • 본 연구에서는 HDL을 이용하여 16-비트의 파이프라인 프로세서를 함수적 레벨에서 기술하여 구현하고, 그 프로세서의 동작을 확인하였다. 구현된 파이프라인 프로세서를 시뮬레이션할 때 그 프로세서 내에서 실행되는 테스트 벡터를 기호로 표시된 명령어로 먼저 설정하여 규정하고, 구현된 명령어 세트를 프로그래밍하여 입력하였다. 따라서 본 연구에서 제시된 테스트 벡터를 이용한 시뮬에이션 방법은 프로세서의 동작을 쉽게 확인할 수 있었으며, 정확한 시뮬레이션을 할 수 있었고. HDL을 이용함으로써 구현시 프로세서의 동작을 문서화하는 것이 간편하였다.

  • PDF

Simulation Study on Measuring Pulverized Coal Concentration in Power Plant Boiler

  • Chen, Lijun;Wang, Yang;Su, Cheng
    • Journal of Information Processing Systems
    • /
    • 제15권1호
    • /
    • pp.189-202
    • /
    • 2019
  • During thermal power coal-fired boiler operation, it is very important to detect the pulverized coal concentration in the air pipeline for the boiler combustion stability and economic security. Because the current measurement methods used by power plants are often involved with large measurement errors and unable to monitor the pulverized coal concentration in real-time, a new method is needed. In this paper, a new method based on microwave circular waveguide is presented. High Frequency Electromagnetic Simulation (HFSS) software was used to construct a simulation model for measuring pulverized coal concentration in power plant pipeline. Theoretical analysis and simulation experiments were done to find the effective microwave emission frequency, installation angle, the type of antenna probe, antenna installation distance and other important parameters. Finally, field experiment in Jilin Thermal Power Plant proved that with selected parameters, the measuring device accurately reflected the changes in the concentration of pulverized coal.

JPEG2000을 위한 효율적인 EBCOT의 VLSI 설계 및 구현 (A VLSI Efficient Design and Implementation of EBCOT for JPEG2000)

  • 양상훈;유혁민;박동선;윤숙
    • 대한전자공학회논문지SP
    • /
    • 제46권3호
    • /
    • pp.37-43
    • /
    • 2009
  • 차세대 정지영상 압축방식인 JPEG2000은 DWT와 EBCOT로 구성 되어 있다. EBCOT는 컨텍스트 추출부(BPC)와 산술부호화기(AC)로 구성되는데 본 논문에서는 효율적인 EBCOT 설계에 새로운 알고리즘을 적용하여 설계하였다. BPC(Bit Plane Coding)는 context 기반의 부호화기를 사용하였고, 현재의 SigStage register의 값과 상위 비트 플랜의 column 값을 가공한 데이터와 현재의 column 값을 이용하여 코딩패스를 미리 예측하는 기법을 사용하였다. BAC(Binary Arimethic Coder)에는 4단계 pipeline을 적용하였다. 설계된 EBCOT은 Verilog HDL 모델링후 Xilinx FPGA technology를 이용하여 합성한 후 동작을 검증하였다.