• 한국시뮬레이션학회논문지
• /
• 제12권3호
• /
• pp.55-68
• /
• 2003

As mobile IP has been suggested only to support mobility of mobile station(MS) by which it dose nothing but guarantee MS's new connection to the network, it is for nothing in Quality of Service(QoS) after handoff of MS. QoS is very important factor in mobile IP network to provide multimedia applications and real-time services in mobile environment, and it is closely related to handoff delay Therefore as a main issue in mobile IP research area, handoff delay problem is actively studied to guarantee and promote QoS. In this paper, in order to resolve such a problem, we suggest Simple Network Management Network(SNMP) information-based routing that adds keyword management method to information-based routing in active network, and then propose QoS controlled handoff by SNMP information-based routing. After setting up routing convergence time, modeling of suggested method and existing handoff method is followed in order to evaluate the simulations that are carried out with NS-2. The result of simulation show the improvement of handoff delay, and consequently it turns off the QoS has been improved considerably.

• 지적과 국토정보
• /
• 제51권1호
• /
• pp.97-110
• /
• 2021

본 연구는 도로의 실시간 교통정보를 이용하여 법정허용속도로 이동하는 시간과 실제속도로 이동하는 시간의 비율인 지연계수를 산정하였다. 연구의 대상지는 우리나라의 수도인 서울을 대상으로 하였다. 도로망의 실제 이용 속도는 대부분 최대속도보다 낮은 속도로 이용되는 것으로 조사되었으며, 이용 속도가 가장 낮은 시간은 출퇴근 시간대로 조사되었다. 조사된 출퇴근 시간대의 이용속도를 기반으로 접근성 분석을 수행한 결과 평균 37.94분이 소요되는 것으로 분석되었으며, 법정허용 속도에서는 15.70분으로 분석되어 약 2.4배 가량 과소평가되고 있는 것으로 나타났다. 이를 법정허용속도에 의한 접근성과 실제 이용속도 접근성 비율을 지연계수라 정의하고 분석을 수행한 결과 서울시의 지연계수는 2.44로 분석되었다. 행정구역별로 지연계수를 분석한 결과 한강을 중심으로 북쪽이 높고 남쪽이 상대적으로 낮은 지연계수를 보이는 것으로 분석되었다. 이를 도로밀도에 따른 통행량으로 비교한 결과 도로밀도에 따른 통행량이 증가할수록 지연계수가 감소하는 것으로 나타났다. 이는 통행량이 많다고 하여 반드시 이동시간이 증가하지 않는 것으로 볼 수 있으며, 이동시간의 증가를 유발하는 인자를 파악하기 위해서 향후에는 도로체계의 형상, 도로 폭, 신호체계 등 고도화된 정보를 기반으로 파악해야 할 것으로 보여진다.

• ETRI Journal
• /
• 제22권4호
• /
• pp.1-12
• /
• 2000

Designing a reliable multicast-based network that scales to the size of a multicast group member is difficult because of the diversity of user demands. The loss inferences of internal nodes by end-to-end measurements do not require the use of complete statistics because of the use of maximum likelihood estimation. These schemes are very efficient and the inferred value converges fast to its true value. In the theoretical analysis, internal delay estimation is possible but the analysis is very complex due to the continuity property of the delay. In this paper, we propose the use of a bottleneck location estimator. This can overcome the analytical difficulty of the delay estimation using the power spectrum of the packet interarrival time as the performance metric. Both theoretical analysis and simulation results show that the proposed scheme can be used for bottleneck location inference of internal links in scalable multicasting.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.109-112
• /
• 2005

In this paper, we propose an improved delay-constrained unicast routing (I-DCUR) algorithm for real-time networks which is based on the delay-constrained unicast routing (DCUR) algorithm. Our I-DCUR algorithm is quite different from DCUR algorithm, because the node will choose the link between the active node and the previous node, and it will replace the original loop path when it detects a loop. Thus, firstly consider to choose the link between the active node and the previous node to replace the original loop path when a node detects a loop. So our algorithm can make the construction of path more efficiently, as compared to DCUR algorithm. We could see that the performance of I-DCUR algorithm is much better than DCUR algorithm in the experimental results. There were over 40% improvement in 100 nodes, 60% in 200 nodes, and 9% reduction of costs.

• ETRI Journal
• /
• 제30권2호
• /
• pp.282-289
• /
• 2008

We propose a new mini-slot transmission scheme for a passive optical network (PON) in which each customer can be switched either to access mode or to internetworking mode dynamically. In this paper, we present the system implementation (called LAN-PON) as well as the performance of the proposed transmission scheme to illustrate its feasibility and benefits. A mini-slot scheme can rapidly reduce the queuing delay, which increases due to the flooding of the deflected packets in a deflection scheme. We evaluate the impact of mode switching time on the bandwidth gain (throughput) and delay of local area network (LAN) traffic in the LAN-PON with a mini-slot scheme. We also analyze a theoretical delay model of the proposed scheme. The simulation results demonstrate that switching time has an impact on LAN performance, and the average packet delay of the proposed scheme is significantly improved compared to that of the deflection scheme.

• Journal of Mechanical Science and Technology
• /
• 제18권8호
• /
• pp.1297-1305
• /
• 2004

In this paper, we propose a new scheme for the discretization of nonlinear systems using Taylor series expansion and the zero-order hold assumption. This scheme is applied to the sampled-data representation of a non-affine nonlinear system with constant input time-delay. The mathematical expressions of the discretization scheme are presented and the ability of the algorithm is tested for some of the examples. The proposed scheme provides a finite-dimensional representation for nonlinear systems with time-delay enabling existing controller design techniques to be applied to them. For all the case studies, various sampling rates and time-delay values are considered.

• 디지털산업정보학회논문지
• /
• 제16권2호
• /
• pp.1-9
• /
• 2020

Many cryptographic and error control coding algorithms rely on finite field GF(2m) arithmetic. Hardware implementation of these algorithms needs an efficient realization of finite field arithmetic operations. Finite field multiplication is complicated among the basic operations, and it is employed in field exponentiation and division operations. Various algorithms and architectures are proposed in the literature for hardware implementation of finite field multiplication to achieve a reduction in area and delay. In this paper, a low area and delay efficient semi-systolic multiplier over finite fields GF(2m) using the modified Montgomery modular multiplication (MMM) is presented. The least significant bit (LSB)-first multiplication and two-level parallel computing scheme are considered to improve the cell delay, latency, and area-time (AT) complexity. The proposed method has the features of regularity, modularity, and unidirectional data flow and offers a considerable improvement in AT complexity compared with related multipliers. The proposed multiplier can be used as a kernel circuit for exponentiation/division and multiplication.

• 한국정보처리학회논문지
• /
• 제4권1호
• /
• pp.298-310
• /
• 1997

스캔 환경에 바탕을 둔 대부분의 경로 지연고장 시뮬레이터들은 개선된 스캔 플 립플롭을 사용하며 일반적인 논리 게이트를 대상으로만 동작한다. 본 연구에서는 새 로운 논리값을 사용한 새로운 경로 지연고장 시뮬레이션 알고리즘을 고안하여 이의 적용범위를 CMOS 소자를 포함하는 대규모 집적회로로 확장하였다. 제안된 알고리즘에 기초하여 표준 스캔 환경 하에서 동작하는 고속 지연고장 시뮬레이터를 개발하였다. 실험결과는 새 시뮬레이터가 효율적이며 정확함을 보여준다.

• 한국통신학회논문지
• /
• 제33권11A호
• /
• pp.1043-1052
• /
• 2008

본 논문에서는 간섭 제한적인 환경의 OFDM 시스템에서 시공간 부호화 기술과 순환지연 다이버시티 기술의 성능을 비교한다. 통신 시스템은 다이버시티 기술을 보통 자신의 성능을 향상시키기 위하여 사용하지만 시스템이 간섭 제한적인 환경에서 동작된다면 다른 사용자에게 미치는 영향도 함께 고려해야 한다. 다른 사용자와의 간섭을 고려하지 않을 때 시공간 부호화 기술은 순환지연 다이버시티 기술보다 우수한 성능을 보이지만 다른 사용자에게 미치는 영향을 함께 고려할 때는 순환지연 다이버시티를 사용하는 것이 더 우수한 성능을 보일 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제4권2호
• /
• pp.105-112
• /
• 1999

확산대역통신은 CDMA 시스템에서의 핵심기술이지만 SS통신에서의 문제점은 동기 방법이다. 동기방법에는 DLL(Delay Lock Loop), Tau-dither Loop, SO(Synchronous Osillator) 등이 있다. 그러나 아날로그 동작시에는 회로의 크기가 커지고 조정이 어려운 문제가 있어 본논문에서는 Digital Delay Lock Loop (DDLL)을 제안하고 실험을 통해 그 성능을 평가하였다.