• 제목/요약/키워드: IP Board

검색결과 122건 처리시간 0.026초

DSRC 송신기를 위한 능동발룬 내장형 5.8 GHz SiGe 상향믹서 설계 및 제작 (A 5.8 GHz SiGe Up-Conversion Mixer with On-Chip Active Baluns for DSRC Transmitter)

  • 이상흥;이자열;김상훈;배현철;강진영;김보우
    • 한국통신학회논문지
    • /
    • 제30권4A호
    • /
    • pp.350-357
    • /
    • 2005
  • 근거리무선통신 (Dedicated Short Range Communication, DSRC)은 지능형교통시스템 서비스 제공을 위한 통신 수단으로, 수 미터에서 수백 미터인 근거리 영역의 노변장치(Road Side Equipment, RSE)와 차량탑재장치(On-Board Equipment, OBE)와의 양방향 고속통신을 수행하는 통신시스템이다. 본 논문에서는 SiGe HBT 공정을 이용하여 근거리무선통신 송신기용 5.8 GHz 상향믹서를 설계 및 제작하였다. 설계된 상향믹서는 믹서코어 회로와 더불어 IF/LO/RF 입출력 정합 회로, IF/LO 입력 발룬 회로와 RF 출력 발룬 회로가 단일칩으로 구현되었다. 제작된 상향믹서는 $2.7 mm\times1.6mm$의 크기를 가지며, 3.5 dB의 전력변환이득과 -12.5 dBm의 OIP3, 42 dB의 LO to E isolation, 38 dB의 LO to RF isolation, 3.0 V의 공급전압 하에서 29 mA의 전류소모로 측정되었다.

ATM 정합모듈과 MPLS 포워딩엔진 연동을 위한 UTOPIA Controller 구현 (The Implementation of UTOPIA Controller for Interworking AIM and MPLS Forwarding Engine)

  • 김광옥;박완기;최창식;박대근;정연쾌;이유경
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2001년도 추계학술발표논문집 (하)
    • /
    • pp.1529-1532
    • /
    • 2001
  • ACE 2000 ATM 교환기를 이용하여 MPLS 교환기를 구현 시, ATM 가입자 및 중계선을 수용하여 스위치와 정합 기능을 수행하는 AIM(ATM interface module)에 IP 패킷에 대한 룩업을 수행하여 ATM 스위치로 패킷을 포워딩하는 HFEA(High performance Forwarding Engine board Assembly)를 연동하기 위해서는 UTOPIA Level2 연결이 요구된다. 그러나 HFEA 에서 622Mbps 급 성능의 MXT4400(SAR) 칩은 TSAR(Transmit SAR)로 운용 시 Master모드로 동작하게 되고, AIM 모듈 또한 Rx에서 Master모드로 동작하기 때문에 이들을 연결하기 위해서는 양 모듈간에서 Slave 모드로 동작할 수 있는 UTOPIA Controller가 필요하게 된다. 이에 따라 ALMA(AW Layer Module Assembly)칩과 HFEA TSAR 사이에서 데이터를 전달하는 UTOPIA Controller를 Xilinx를 이용해 FPGA로 구현하였다.

  • PDF

임베디드 시스템 교육을 위한 가상 실습 키트 (Virtual Experimental Kit for Embedded System Education)

  • 조상영
    • 한국콘텐츠학회논문지
    • /
    • 제10권1호
    • /
    • pp.59-67
    • /
    • 2010
  • 임베디드 시스템 과목을 위한 실습 과제는 주로 임베디드 보드와 소프트웨어 개발 도구를 사용한 하드웨어 실습 키트로 진행된다. 하드웨어 실습 키트는 높은 초기 설치비용, 유지보수의 어려움, 산업계 발전에 비적응적 대처, 교육적 성과의 한계와 같은 단점을 가지고 있다. 본 논문은 임베디드 시스템 하드웨어 실습 키트의 단점을 극복할 수 있는 시뮬레이션 기반의 가상 실습 환경의 사용을 제안하고 가상 실습 키트의 설계 및 구축에 대하여 기술한다. 구축된 가상 실습 키트는 ARM 사의 ARMulator 환경에 기반을 두어 마이크로프로세서 시스템의 주요 하드웨어 IP들을 추가하고 주변장치들을 위한 사용자 인터페이스 모듈을 개발하여 구축되었다. 검증용 예제 프로그램을 이용하여 동작의 정확성을 확인하였으며 실시간 운영체제 실습도 가능하도록 MicroC/OS-II를 이식하였다.

Optimization of Pipelined Discrete Wavelet Packet Transform Based on an Efficient Transpose Form and an Advanced Functional Sharing Technique

  • Nguyen, Hung-Ngoc;Kim, Cheol-Hong;Kim, Jong-Myon
    • Journal of Information Processing Systems
    • /
    • 제15권2호
    • /
    • pp.374-385
    • /
    • 2019
  • This paper presents an optimal implementation of a Daubechies-based pipelined discrete wavelet packet transform (DWPT) processor using finite impulse response (FIR) filter banks. The feed-forward pipelined (FFP) architecture is exploited for implementation of the DWPT on the field-programmable gate array (FPGA). The proposed DWPT is based on an efficient transpose form structure, thereby reducing its computational complexity by half of the system. Moreover, the efficiency of the design is further improved by using a canonical-signed digit-based binary expression (CSDBE) and advanced functional sharing (AFS) methods. In this work, the AFS technique is proposed to optimize the convolution of FIR filter banks for DWPT decomposition, which reduces the hardware resource utilization by not requiring any embedded digital signal processing (DSP) blocks. The proposed AFS and CSDBE-based DWPT system is embedded on the Virtex-7 FPGA board for testing. The proposed design is implemented as an intellectual property (IP) logic core that can easily be integrated into DSP systems for sub-band analysis. The achieved results conclude that the proposed method is very efficient in improving hardware resource utilization while maintaining accuracy of the result of DWPT.

국가중요시설의 주차장 보안의 문제점과 개선방안: 국회둔치주차장을 중심으로 (Security Problem of National Major Facility's Parking Lot and its Improvement Method -Focused on Doonchi(Waterside) Parking Lot of National)

  • 이상훈;이상열
    • 시큐리티연구
    • /
    • 제50호
    • /
    • pp.61-87
    • /
    • 2017
  • 국회는 민의에 제일 먼저 귀 기울이는 헌법기관으로서 국민의 고객만족도를 보다 높이기 위하여 국회의 주차서비스를 향상해야 함과 동시에 국회주차장을 이용하는 시민과 자동차에 대하여 보안성을 보다 높일 수 있도록 해야 한다. 이러한 인식 하에 본 연구는 첫째, 현재 관리위탁 중인 국회둔치주차장을 범죄예방디자인(CPTED) 관점에서 검토하고, '영역성'의 확보를 위한 울타리 설치 및 보강작업이 필요함과 동시에 '접근통제'를 위해 출입구에 사면촬영카메라 운영과 출입금지 경고판의 설치를 제시하였다. 둘째, 국회둔치주차장 CCTV 보안시스템의 운영을 국회안전상황실과의 통합(접속)하도록 권고하고, CCTV 카메라의 성능을 2M 이상으로 성능을 높이도록 하였다. 또한 녹화방식도 NVR 방식으로 전환하여 향후 IP카메라 등의 적용에 대비하도록 하였으며, 현장의 실사결과를 토대로 3곳의 CCTV 신규 설치장소를 적시하였다. 셋째, 주차장 관리 및 운영에 있어서 무인화장비 도입을 통한 주차요금징수 및 관리체제 도입을 권고하였다. 이로써 주차장 관리방식을 24시간 운영방식으로 전환하여 보다 전문화된 주차서비스를 제공할 수 있도록 해법을 제시하였다.

  • PDF

홈 네트워킹 제어 미들웨어인 UPnP를 이용한 Control Point 및 내장형 시스템 상에서의 DTV와 전등 제어기 에뮬레이터 구현 (Implementation of Control Point, Digital TV, and Light Controller Emulator on Embedded System Using UPnP Home Networking Control Middleware)

  • 전호인
    • 정보통신설비학회논문지
    • /
    • 제1권1호
    • /
    • pp.6-25
    • /
    • 2002
  • 본 논문에서는 인텔사(社)의 UPnP SDK vl.0을 임베디드 리눅스 시스템 개발 보드인 아사벳(assabet)보드에 포팅하고, UPnP SDK 패키지에서 제공하는 API를 이용하여 리눅스 PC에서 동작하는 UPnP Control Point와 임베디드 리눅스 시스템에서 동작하는 디지털 TV 에뮬레이터, 그리고 전등 제어기를 C언어로 구현하였다. 디지털 TV의 기능을 분석하여 UPnP서비스로 설계하고, 이를 UPnP 디바이스 프로그램에 적용하였다. 본 논문에서 사용한 UPnP SDK vl.04는 UPnP 홈 네트워킹 제어 미들웨어의 핵심 프로토콜 인 HTTP와 SSDP(Simple Service Discovery Protocol), SOAP(Simple Object Access Protocol), GENA(General Event Notification Architecture), 그리고, XML DOM Level-1을 리눅스에서 지원하기 위한 API 들로 들로 구성되어 있다. 본 논문에서 작성한 Control Point 프로그램은 리눅스 PC에서 실행시키고, 디지털 TV 에뮬레이터 프로그램과 전등제어기 프로그램은 임베디드 리눅스 보드에서 실행하였다. 실행된 Control Point는 네트워크에 연결된 디바이스들을 찾아 그 리스트를 콘솔에 출력하고, 디바이스가 제공하는 서비스를 콘솔입력으로 선택하여 실행시킨다. 본 논문에서 작성한 디바이스와 Control Point 프로그램이 UPnP의 핵심 기능들을 완벽하게 지원하는 것을 실험을 통해 확인하였다.

  • PDF

경로의존 이동 비용을 갖는 외판원 문제의 정수계획 모형 (Integer Programming Model to the Travelling Salesman Problems with Route Dependent Travel Cost)

  • 유성열
    • 경영과정보연구
    • /
    • 제29권4호
    • /
    • pp.109-121
    • /
    • 2010
  • 본 연구는 전형적인 차량경로 문제에서 각 노드간의 이동 시간이 일정하지 않은 특수한 경우의 상황에 대한 해법 절차를 제공한다. 본 연구는 상황에 따라 변화하는 이동시간을 갖는 외판원 문제의 특별한 경우인 '한 노드까지 도달한 경로가 다음 노드로 이동하는 데 걸리는 시간에 영향을 주는 외판원 문제'(경로의존 이동비용을 갖는 외판원 문제(RDTSP: Route Dependent Travelling Salesman Problem))의 해법을 제시한다. RDTSP 문제의 해결을 위해 먼저 문제 상황을 묘사하는 정수 계획 모형을 개발하였다. 본 연구에서 제시한 정수계획 모형에서는, 모든 가능한 경로에 대하여 각각의 경로를 하나의 변수로 정의하고 이 변수들 중에서 하나를 선택하는 형태로 개발되었다. 이 모형에서는 변수에 해당하는 가능한 경로의 수가 노드수에 지수적(exponentially)으로 증가하기 때문에, 처음부터 모든 변수를 문제에 포함시켜 풀 수 없게 된다. 그러나, 개발된 정수계획 모형의 변수를 실수로 완하시킨 선형완화(LP relaxation) 문제에 대해서는 열 생성(column generation) 기법을 통해 그 해를 구할 수 있다. 또한 본 연구의 결과가 PCB 조립 공정의 작업시간 최적화 문제에 어떻게 적용될 수 있는가를 제시한다.

  • PDF

디스플레이포트1.1a 표준 기반 멀티플 비디오 스트리밍 컨트롤러 설계 (DisplayPort 1.1a Standard Based Multiple Video Streaming Controller Design)

  • 장지훈;임상순;송병철;강진구
    • 대한전자공학회논문지SD
    • /
    • 제48권11호
    • /
    • pp.27-33
    • /
    • 2011
  • 최근 디스플레이 시장이 성장하며 많은 디스플레이 장치에서 디지털 디스플레이 인터페이스를 지원하고 있는 추세다. 디스플레이포트는 차세대 디스플레이 인터페이스로서 PC, 프로젝터 및 고해상도 콘텐츠 응용 프로그램 등에 광범위하게 사용되는 연결 솔루션으로 개발이 되었으며 본 논문은 디스플레이포트 v1.1a 표준에 적합한 메인 링크의 동작을 기초로 하여 멀티플 비디오 스트리밍을 구현함으로써 디스플레이 포트의 한계점으로 지적되고 있는 Source Device와 Sink Device간의 인터페이스뿐만이 아닌 Sink Device와 Sink Device간의 인터페이스를 통해 2개 이상의 다른 이미지 데이터를 디스플레이 포트 v1.1a 표준에서 명시되어있는 4개의 Lane에서 별도의 Lane의 추가 없이 한 번에 전송함으로 2대 이상의 디스플레이 장치에 출력이 가능하도록 구현하였다. 설계된 시스템은 Verilog HDL로 설계 되었으며, 설계된 멀티플 비디오 스트리밍 IP는 Altera Audio/Video 개발 보드(Stratix II GX FPGA Chip)를 이용하여 Quartus II 소프트웨어를 이용해 합성한 결과 6,222 ALUTs와 6,686 레지스터, 999,424 비트의 메모리를 사용하였으며, 최대 동작 속도는203MHz의 성능을 확인 하였다.

칩내장형 PCB 공정을 위한 칩 표면처리 공정에 관한 연구 (The Study on Chip Surface Treatment for Embedded PCB)

  • 전병섭;박세훈;김영호;김준철;정승부
    • 마이크로전자및패키징학회지
    • /
    • 제19권3호
    • /
    • pp.77-82
    • /
    • 2012
  • 본 연구에서는 칩을 기판에 내장하기 위해 상용화된 CSR사의 bluetooth chip을 이용하여 표면의 솔더볼을 제거하고 PCB소재와 공정을 이용하는 embedded active PCB 공정에 관한 연구를 하였다. 솔더볼이 제거된 칩과 PCB는 구리 도금 공정으로 연결되었으나 열 충격시 표면처리를 하지 않았을 시 칩의 표면과 ABF 간의 de-lamination 현상이 발견되었고, 이를 해결하기 위해 칩의 polyimide passivation layer에 디스미어와 플라즈마 공정을 이용하여 조도 형성을 하는 연구를 진행하였다. SEM(Scanning Electron Microscope) 과 AFM(Atomic Force Micrometer)을 통하여 표면을 관찰하였고, XPS(X-ray Photoelectron Spectroscopy)를 이용하여 표면의 화학적 구조의 변화를 관찰하였다. 실험결과 플라즈마 처리 시 표면 조도형성이 되었으나 그 밀도가 조밀하지 못하였지만 디스미어 공정과 함께 처리하였을 시 조도의 조밀도가 높아 열 충격을 가하였을 시에도 칩의 polyimide layer와 ABF간의 de-lamination 현상이 발견되지 않았다.

EVALUATION OF DYNAMIC TENSILE CHARACTERISTICS OF POLYPROPYLENE WITH TEMPERATURE VARIATION

  • Kim, J.S.;Huh, H.;Lee, K.W.;Ha, D.Y.;Yeo, T.J.;Park, S.J.
    • International Journal of Automotive Technology
    • /
    • 제7권5호
    • /
    • pp.571-577
    • /
    • 2006
  • This paper deals with dynamic tensile characteristics for the polypropylene used in an IP(Instrument Panel). The polypropylene is adopted in the dash board of a car, especially PAB(Passenger Air Bag) module. Its dynamic tensile characteristics are important because the PAB module undergoes high speed deformation during the airbag expansion. Since the operating temperature of a car varies from $-40^{\circ}C$ to $90^{\circ}C$ according to the specification, the dynamic tensile tests are performed at a low temperature($-30^{\circ}C$), the room temperature($21^{\circ}C$) and a high temperature($85^{\circ}C$). The tensile tests are carried out at strain rates of six intervals ranged from 0.001/sec to 100/sec in order to obtain the strain rate sensitivity. The flow stress decreases at the high temperature while the strain rate sensitivity increases. Tensile tests of polymers are rather tricky since polymer does not elongate uniformly right after the onset of yielding unlike the conventional steel. A new method is suggested to obtain the stress-strain curve accurately. A true stress-strain curve was estimated from modification of the nominal stress-strain curves obtained from the experiment. The modification was carried out with the help of an optimization scheme accompanied with finite element analysis of the tensile test with a special specimen. The optimization method provided excellent true stress-strain curves by enforcing the load response coincident with the experimental result. The material properties obtained from this paper will be useful to simulate the airbag expansion at the normal and harsh operating conditions.