• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1387-1391
• /
• 2003

The fundamental aim of this paper is to present a solution algorithm to achieve cooperative contour controlling, under joint acceleration constraint with maximum cooperative speed. Usually, the specifications like maximum velocity of cooperative trajectory are determined by the application itself. In resolving the cooperative trajectory into two complementary trajectories, an optimum task resolving strategy is employed so that the task assignment for each robot is fair under the joint acceleration constraint. The proposed algorithm of being an off-line technique, this could be effectively and conveniently extended to the existing servo control systems irrespective of the computational power of the controller implemented. Further, neither a change in hardware setup nor considerable reconfiguration of the existing system is required in adopting this technique. A simulation study has been carried out to verify that the proposed method can be realized in the generation of complementary trajectories so that they could meet the stipulated constraints in simultaneous maneuvering.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2006년도 Proceedings of ISRS 2006 PORSEC Volume I
• /
• pp.271-273
• /
• 2006

In this paper, we describe the MI2U ORB function which is a part of the flight software executed on SCU and controls MI2U/MI which is one of three payloads on COMS. The MI2U ORB function manages MI2U/MI redundancy and reconfiguration, monitors MI2U/MI equipment, performs FDIR, and provides the routing service of commands from Ground/IP (Interpreted Program) through the current used 1553 channel. The MI2U hardware achieves the interface between the SCU and the MI. The MI2U is connected to SCU through MIL-STD-1553B system bus. The MI2U has the internal redundancy but is used in cold redundancy. The MI2U ORB function considers that they are not expected to be simultaneously switched on. The connection combination between MI2U and MI is electrically cross-strapped. However the MI2U ORB function considers only two combinations (MI2U A + MI 1, MI2U B + MI 2). Other combinations can be manually achieved by ground in case of the emergency case.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권3호
• /
• pp.277-286
• /
• 2000

스위치 형식의 네트워크이 많은 주목을 받고 있다. 그것은 높은 네트워크 성능을 요구하는 환경에 매우 적합하기 때문이다. 일반적인 공유매체 지역 네트워크는 만족할 만한 처리율과 지연시간을 제공하지 못한다. 특히 멀티미디어 어플리케이션이 증가하면서 통신 성능이 보다 중요시 되고 있다. 이러한 환경에서 스위치 형식의 네트워크는 우수한 성능을 보인다.스위치 형식의 네트워크는 높은 대역폭과 낮은 처리 시간을 얻을 수 있다. 따라서 스위치 형식의 지역네트워크를 구성할 때 고속(high-speed)의 스위치가 중요하다. 효율적인 스위치 디자인이 스위치 형식의 네트워크 성능을 향상시키는 중요한 요소인 것이다. 또한 멀티캐스트 메시지 처리의 중요성이 높아지면서, 효과적인 멀티캐스트를 지원하는 스위치의 설계가 필요하다. 기존의 컷-스루(cut-through) 스위칭 기술(switching technique)에서는 스위치 원소(switch element)의 구조를 변경시켜 데드락을 피하면서 멀티캐스팅이 가능하게 하였다. 그러나 처리율의 저하와 스위치 크기의 증가의 문제를 안고 있다. 따라서 하드웨어적으로 유니캐스트와 멀티캐스트를 분리함으로써 효율적인 멀티캐스팅을 가능하게 한다. 본 논문에서는 이러한 구조를 통해 멀티캐스팅에 있어서 성능 향상을 보이는 스위치 구조를 제안한다.

• 한국산학기술학회논문지
• /
• 제9권3호
• /
• pp.674-680
• /
• 2008

범용 컴퓨팅 기반 SDR (Software Defined Radio) 시스템은 높은 개발 효율성, 소프트웨어 호환성, 범용 프로세서 사용에 따른 가격대비 성능의 혜택 등의 장점을 갖는다. 본 논문은 인텔 펜티엄 프로세서 및 리눅스로 운용되는 범용 컴퓨팅 플랫폼에서 동작하는 SDR 방식의 무선전화기 겸 워키토키 시스템의 설계 및 구현을 다룬다. 이를 위해 RF 전단부 하드웨어를 개발하여 오픈 소스로 진행 중인 GNU radio 미들웨어와 연동되도록 하였으며 그 위에 변조/복조 소프트웨어 모듈을 개발하였다. 실험 결과, 기존 900 MHz 상용 무선전화기와 호환되며 동시에 FM 워키토키를 지원하는 범용 컴퓨팅 플랫폼 기반 SDR 소프트웨어를 성공적으로 운용할 수 있음을 확인할 수 있었다. 그러나 런타임 소프트웨어 재구성 지원, TCP/IP통신 프로토콜과의 효율적인 연동 등은 향후 개선을 위한 연구가 이루어져야 할 것으로 파악되었다.

• 한국시뮬레이션학회논문지
• /
• 제19권1호
• /
• pp.33-39
• /
• 2010

미래 전장환경이 네트워크 중심으로 변해감에 따라, 워게임 시뮬레이터는 네트워크에 분산된 모듈간의 높은 상호운영성과 전장 이벤트에 따른 동적구성의 필요성이 높아지고 있다. 본 논문에서는 이벤트 기반의 워게임 시뮬레이터 개발방법론을 제안한다. 워게임 시뮬레이터의 페더레이트들은 이벤트 기반의 웹서비스로 개발되며, 각 페더레이트는 전장 이벤트를 감지하고, 관계있는 이벤트가 발생할 경우에만 워게임에 반응하게 된다. 이러한 감지-반응 방법과 비동기적 이벤트 처리방법을 이용하여 시뮬레이션 수행 시간을 줄일 수 있다. 본 논문에서는 간단한 수상전 시뮬레이터를 구성하여, 제안된 방법이 전장 장비 및 네트워크상에서 모델러 및 운영자를 통해 발생되는 다양한 이벤트를 처리해야 하는 미래 전장환경 시뮬레이션 수행시 효과적임을 보이도록 한다.

• 인터넷정보학회논문지
• /
• 제13권6호
• /
• pp.63-74
• /
• 2012

본 논문에서는 이기종 분산 컴퓨팅 환경에서의 관리 대상이 되는 시스템이나 애플리케이션들의 정보 모델을 동적으로 재구성하는 통합 관리/모니터링 시스템을 개발한다. 다양한 플랫폼 위에서 동작하는 하위 시스템들이 추가, 제거, 수정되는 상황에서 분산시스템을 효과적으로 관리하기 위해서는 분산 시스템의 형상과 통합 관리/모니터링 시스템의 정보가 일치해야 한다. 이에 시스템의 형상이 변화되었을 때, 시스템의 변경된 형상과 통합 관리/모니터링 시스템의 정보가 동기화되어야 하며, 동기화가 수행되는 동안 시스템은 정지 없이 모니터링 정보를 사용자에게 제공할 수 있는 가용성이 보장되어야 한다. 본 논문에서는 관리 대상인 하위 시스템에서 하드웨어나 소프트웨어의 형상의 변경이 있을 때 변경 내용을 통합 관리/모니터링 시스템에 통보하고, 통보된 정보를 바탕으로 관리 대상인 하드웨어 및 소프트웨어의 정보들을 동적으로 재구성 하는 방법을 제안한다. 이를 통해 어떤 이기종 분산 시스템도 통합 관리/모니터링 시스템에 반영하여 신뢰성 있는 통합 관리를 수행할 수 있을 것으로 기대된다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}