• 인터넷정보학회논문지
• /
• 제6권6호
• /
• pp.139-148
• /
• 2005

차세대 웹인 모바일 웹에 대한 멀티미디어 서비스 욕구는 PC수준이 될 것이며, 이를 지원할 수 있는 단말기 제작 기술, 통신 기술, 서비스 및 표준화 노력들이 진행되고 있다. 모바일 웹 환경에서는 다양한 단말기 종류, 네트워크 능력 및 사용자 선호등을 지원하여 멀티미디어 컨텐츠의 적응 서비스가 가능하도록 하여야 한다. 이것은 목적지인 단말기의 하드웨어 사양과 재생서비스 품질의 다양성으로 인하여 멀티미디어 컨텐츠의 재생 서비스 품질이 고정되어 있지 않음을 의미한다. 만일 새로운 사용자가 새로운 종류의 단말기를 통하여 서버의 멀티미디어 컨텐츠를 재생하려고 한다면, 기존 트랜스코더로 멀티미디어 적응이 가능한지 고려하여야 한다. 그런데 현재 사용되는 멀티미디어 적응 라이브러리들은 하나의 라이브러리에 모든 적응 기능을 넣은 중량 트랜스코더의(heavy transcoder) 형태이다. 이러한 중량 트랜스코더로 제한없는 접속(Universal Access)의 도전을 해결하는 것은 너무 복잡하다. 따라서 본 논문에서는 다양한 새로운 모바일 단말기의 서비스 품질을 만족하는 응용 독립적 멀티미디어 적응 프레임워크를 제안한다. 이것은 중량 트랜스코더대신 하나의 트랜스고딩 기능만을 갖는 단위 트랜스코더들의 집합을 갖는다. 또한 종단간 서비스 품질을 만족하도록 단위 트랜스코더들의 동적 연결을 지원하는 트랜스코더 관리자를 포함한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권7호
• /
• pp.518-535
• /
• 2010

클라우드 컴퓨팅은 하드웨어와 소프트웨어의 자원을 서비스 제공자 서버에 운영하고, 소비자가 인터넷을 통하여 필요한 서비스를 활용하는 재사용 기반의 컴퓨팅 방식이다. 클라우드 서비스의 한 형태인 SaaS(Software-as-a-Service)는 소프트웨어를 하나의 서비스로 설계 개발한 후, 다양한 소비자들이 재사용하도록 하는 컴퓨팅을 지향한다. 기존의 소프트웨어 어플리케이션은 특정한 하나의 조직을 대상으로 개발하였으나, SaaS는 서비스의 형태로 소프트웨어의 전체 기능을 필요로 하는 다양한 조직에 소속된 다양한 소비자들이 사용할 수 있게 개발된다. 이것은 소비자가 자신이 원하는 기능의 수행을 위해 직접 SaaS를 설정할 수 없게 하여 SaaS 개발에 재사용성이 더욱 강조되게 한다. 하지만 기존의 객체지향 개발 방법론, 컴포넌트 기반 개발 기법, SOA 개발 기법들은 전통적인 소프트웨어 어플리케이션과 다른 SaaS가 가지는 재사용성의 특징을 반영한 설계와 구현을 지원하는 지침과 장치가 거의 없다. 따라서 본 논문에서는 이러한 문제를 해결하기 위해 기존 재사용성의 정의를 확장하여 SaaS의 재사용성을 적용성, 적응성, 확장성의 부 특성으로 구분하고 이를 반영한 재사용성 중심의 개발 프로세스를 제시한다. SaaS 재사용성의 각부 특성은 제시하는 개발 프로세스의 분석과 설계를 위한 각 활동에 직 간접적으로 반영되어 보다 효과적으로 SaaS 재사용성을 향상시킨다. 제시된 프로세스를 적용하면 보다 체계적이고 효과적으로 재사용성 중심의 SaaS 개발을 유도할 수 있다.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.55-62
• /
• 2005

본 논문에서는 공간-주파수 OFDM (SF-OFDM) 기법을 위한 효율적인 심볼 검출 알고리즘이 제안되고, 이를 기반으로 하는 SF-OFDM 무선 LAN 기저대역 프로세서의 구현 결과가 제시된다. SF-OFDM 기법에서 부반송파의 개수가 적은 경우 부채널간 간섭이 발생하게 되며, 이러한 간섭은 다이버시티 시스템의 성능을 크게 저하시킨다. 제안된 알고리즘은 부채널간 간섭을 병렬적으로 제거함으로써 기존 알고리즘에 비해 큰 성능 이득을 얻는다. 컴퓨터 모의실험을 통한 비트오류율 (BER) 성능 평가 결과 두개의 송${\cdot}$수신 안테나를 사용하는 경우 10-4의 BER에서 기존 알고리즘에 비해 약 3 dB의 성능이득을 얻음을 확인하였다. 제안된 심볼 검출 알고리즘이 적용된 SF-OFDM 무선 LAN 시스템의 패킷오류율 (PER), link throughput 및 coverage 성능이 분석되었다. 최대 전송률의 $80\%$를 목표 throughput으로 설정 했을 때, SF-OFDM 기반 무선 LAN 시스템은 기존의 IEEE 802.11a 무선 LAN 시스템에 비해 약 5.95 dB의 SNR 이득과 3.98 미터의 coverage 이득을 얻을 수 있었다. 제안된 알고리즘이 적용된 SF-OFDM 무선 LAN 기저대역 프로세서는 하드웨어 설계 언어를 통해 설계되었으며, 0.18um 1.8V CMOS 표준 셀 라이브러리를 통해 합성되었다. 제시된 division-free 하드웨어 구조와 함께, 구현된 프로세서의 총 게이트 수는 약 945K개였으며, FPGA 테스트 시스템을 통해 실시간 검증 및 평가되었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권10호
• /
• pp.4717-4737
• /
• 2017

Today, smart grids, smart homes, smart water networks, and intelligent transportation, are infrastructure systems that connect our world more than we ever thought possible and are associated with a single concept, the Internet of Things (IoT). The number of devices connected to the IoT and hence the number of traffic flow increases continuously, as well as the emergence of new applications. Although cutting-edge hardware technology can be employed to achieve a fast implementation to handle this huge data streams, there will always be a limit on size of traffic supported by a given architecture. However, recent cloud-based big data technologies fortunately offer an ideal environment to handle this issue. Moreover, the ever-increasing high volume of traffic created on demand presents great challenges for flow management. As a solution, flow aggregation decreases the number of flows needed to be processed by the network. The previous works in the literature prove that most of aggregation strategies designed for smart grids aim at optimizing system operation performance. They consider a common identifier to aggregate traffic on each device, having its independent static aggregation policy. In this paper, we propose a dynamic approach to aggregate flows based on traffic characteristics and device preferences. Our algorithm runs on a big data platform to provide an end-to-end network visibility of flows, which performs high-speed and high-volume computations to identify the clusters of similar flows and aggregate massive number of mice flows into a few meta-flows. Compared with existing solutions, our approach dynamically aggregates large number of such small flows into fewer flows, based on traffic characteristics and access node preferences. Using this approach, we alleviate the problem of processing a large amount of micro flows, and also significantly improve the accuracy of meeting the access node QoS demands. We conducted experiments, using a dataset of up to 100,000 flows, and studied the performance of our algorithm analytically. The experimental results are presented to show the promising effectiveness and scalability of our proposed approach.

• 대한전자공학회논문지SP
• /
• 제38권5호
• /
• pp.486-497
• /
• 2001

본 논문에서는 프로그램 가능한 하드웨어 장치에서 영상 처리를 효율적으로 수행하기 위한 새로운 메모리 어드레스 지정 방법(addressing mode)을 제안한다. 기존의 어드레스 지정 방법은 음성과 같은 일차원적인 형태의 데이터 처리에 적합한 반면, 제안된 메모리 어드레스 지정 기법은 영상 데이터의 이차원적인 특성을 고려한 새로운 메모리 어드레스 지정 기법이다. 제시된 기법은 기존의 메모리 구조를 바꾸지 않으면서도 이차원 데이터의 위치를 표시할 수 있는 두개의 오퍼랜드를 입력으로 메모리에 저장된 영상데이터 값을 처리는 명령어이다. 이차원적인 특성을 지니는 새로운 메모리 어드레스 지정 기법은 다음과 같은 장점을 지닌다. 먼저, 기존 하드웨어에서 여러 명령어에 걸쳐 수행해야 할 작업을 통합함으로써, 수행해야 할 프로그램의 코드 사이즈를 줄여 하드웨어의 성능을 높임과 동시에 근래 무선 응용 분야에서 요구되는 저전력 동작을 가능하게 한다. 아울러, 영상 데이터가 가지는 이차원적인 특성을 그대로 반영하므로, 사용자가 보다 쉽게 어셈블러를 통해 어플리케이션을 프로그램 할 수 있다. 이와 같은 이차원적인 메모리 어드레스 지정 기법은 각종 DSP, media processor, 그래픽 장치 등에 이용될 수 있다. 본 논문에서는 이러한 이차원 메모리 어드레스 지정 기법의 개념을 제안함과 동시에, 이를 효율적으로 구현하기 위한 하드웨어 구조를 제시한다.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.62-71
• /
• 2001

본 논문은 CMOS 이미지 센서에서 획득한 영상의 품질을 개선하기 위한 실시간 전처리 프로세서의 설계를 제시한다. CMOS 이미지 센서는 기존 IC와의 통합, 저전력소모, 저가격화등의 다양한 이점을 갖지만, 기존의 CCD 소자로부터 획득한 영상에 비해 열등한 품질의 영상을 제공하는 단점이 있다. CMOS 이미지 센서의 이러한 물리적 한계를 극복하기 위해 본 논문에서 제안하는 전처리 프로세서에는 색상 보간, 색상 보정, 감마 보정, 자동 노출 조정 등의 기본적인 전처리 알고리즘 외에 공간 가변적 대비 향상 알고리즘이 포함되었다. 여기에서 제안하는 전처리 프로세서는 이러한 알고리즘을 효율적으로 구현하기 위한 하드웨어 구조를 가지며, VHDL 언어를 이용하여 설계 및 검증되었다. 설계된 전처리 프로세서는 합성 결과 약 19K의 논리 게이트를 포함하였으며, 이는 저가격의 PC 카메라 구현에 적합하다. 제안된 전처리 프로세서의 실시간 동작 여부를 검증하기 위해 설계된 전처리 프로세서는 Altera사의 Flex EPF10KGC503-3 FPGA 칩으로 구현되었으며, 성공적으로 동작함을 확인하였다.

• 인터넷정보학회논문지
• /
• 제18권3호
• /
• pp.29-36
• /
• 2017

오늘날 3D 다이내믹 시뮬레이션은 많은 산업들과 밀접한 관계를 가지고 있다. 과거에는 자동차 충돌, 건축물 분야에서 주로 사용되었으나 최근에는 영화나 게임 분야에도 물리 시뮬레이션이 중요한 역할을 하고 있다. 일반적으로 3D 물체를 사실적으로 표현하기 위해서는 많은 수학적 연산이 필요하기 때문에 기존의 CPU 기반의 응용 프로그램들은 이러한 많은 연산량을 실시간으로 처리하는데 무리가 있다. 최근 그래픽 하드웨어의 발전과 아키텍쳐의 개선으로 GPU는 기존의 렌더링 연산뿐만 아니라 범용 목적의 연산 기능을 제공하고 있고 이러한 GPU를 활용하는 연구가 활발히 진행되고 있다. 본 논문에서는 GPU를 이용한 천 시뮬레이션 수행시 수행 성능을 최적화하기 위하여, GPU 셰이더의 실행 환경 변화에 따른 천 시뮬레이션 알고리즘의 수행 성능의 변화를 분석하였다. GPU를 이용한 천 시뮬레이션은 GLSL 4.3의 Compute shader를 사용하여 스프링 중심 알고리즘과 노드 중심 알고리즘을 PC기반으로 구현하였고, GLSL Compute shader의 다양한 워크 그룹 (Work Group) 크기와 차원 분배에 따른 연산 속도의 변화를 비교 분석하였다. 실험은 5,000 프레임까지 10회 반복 수행하여 FPS(Frame Per Second)의 평균을 구하여 진행하였다. 실행결과, 노드 중심의 알고리즘이 오히려 스프링 중심의 알고리즘 보다 빠른 수행속도를 보여 주었다.

• 한국멀티미디어학회논문지
• /
• 제2권3호
• /
• pp.277-288
• /
• 1999

개인화된 학습내용과 진도로 멀티미디어를 이용한 교재를 통해 학습 효과를 크게 제고할 수 있는 중등학교 멀티미디어 교실과 대학의 멀티미디어 센터를 위한 분산 스트림 서버 시스템을 구현하였다. 기존의 멀티미디어 정보 재생 시스템은 멀티미디어 교실에 적용하기에 적절하지 못한 제약점을 가지고 있다. 과다한 스트림당 비용이 요구되거나 그렇지 않으면 학습에 활용하기에는 저급한 재생 품질, 원활하지 못하는 시스템 및 서비스 확장성, 개별적 고유 클라이언트 환경에 의한 사용 이절감, 교사 조작 능력과 표현 의도가 전혀 고려되지 않은 일반적 저작 도구로 인한 교재 저작 어려움 그리고 구성 시스템간의 유기적 연동 부재로 인한 관리 어려움 등의 문제점을 극복한 시스댐을 구현하였다. 폐쇄되어 있는 교실에서뿐만 아니라 인터넷을 통한 광범 위한 원격 교육에 확장할 수 있도록 웹 기반 분산 시스댐으로 구성하였다. 전체 시스템의 구성 요소는 멀티미 디어 정보 저장 및 재생을 담당하는 스트림 서버 클라이언트 시스템, 분산되어 있는 서버의 통합 역할을 하는 서비스 게이트웨이, 그리고 클립 및 교재 저작을 위한 저작관리 시스템 등이다. 본 논문에서는 그 가운데 멀티미디어 정보를 저장, 전송하는스트립 서버의 설계 및 구현에 대해 설명한다. 윈도우NT서버에서 실행되는 한 대의 스트림 서버 시스템으로 한 학급의 클라이언트(50-60대)에서 MPEG~ 1 스트렴을 동시에 재생할 수 있는 성능을 아무런 시스템 변경 없이 응용 수준의 소프트웨어 엔진만으로 실현하였다. 그리고 타 구성 요소 시스템간의 유기적 연동을 통한 시스템의 확장성과 서비스의 유연성을 확보할 수 있었다.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) 기술은 높은 융통성을 제공하므로 실장제어 분야에서 널리 활용되고 있다. 실장제어 시스템은 소프트웨어와 하드웨어를 동시에 개발하여야 하므로 많은 시간과 비용이 소요된다. 이러한 설계시간과 비용을 줄이기 위해 고급언어 컴파일러에 적합한 명령어 세트를 가지는 마이크로프로세서가 요구된다. 또한 FPGA(Field Programmable Gate Array)에 의한 설계검증이 가능해야 한다. 본 논문에서는 소형 실장제어 시스템에 적합한 EISC(Extendable Instruction Set Computer) 구조에 기반한 16 비트 FPGA 마이크로프로세서인 EISC16을 제안한다. 제안한 EISC16은 짧은 길이의 오프셋과 작은 즉치값을 가진 16 비트 고정 길이 명령어 세트를 가진다. 그리고 16 비트 오프셋과 즉치 값은 확장 레지스터와 확장 플래그를 사용하여 확장한다. 또한, IBM-PC와 SUN 워크스테이션 상에서 C/C++ 컴파일러 빛 응용 소프트웨어를 설계하였다. 기존 16 비트 마이크로프로세서들의 C/C++ 컴파일러를 만들고 표준 라이브러리의 목적 코드를 생성하여 크기를 비교한 결과 제안한 EISC16의 코드 밀도가 높음을 확인하였다. 제안한 EISC16은 Xilinx의 Vertex XCV300 FPGA에서 RTL 레벨 VHDL로 설계하여 약 6,000 게이트로 합성되었다. EISC16은 ROM, RAM, LED/LCD 판넬, 주기 타이머, 입력 키 패드, 그리고 RS-232C 제어기로 구성한 테스트 보드에서 동작을 검증하였다. EISCl6은 7MHz에서 정상적으로 동작하였다.

• 대한전자공학회논문지TC
• /
• 제42권2호
• /
• pp.61-74
• /
• 2005

디지털 멀티미디어 방송(DMB)은 대용량의 멀티미디어 정보를 무선환경의 이동체에 전송하기 위해 제안된 방식이다. 이러한 멀티미디어 서비스를 제공하기 위해 DM시스템은 COFDM 변조방식을 사용하여 다중 경로 페이딩 현상을 극복하고, 동시에 강력한 채널오류 정정 능력을 필요로 한다. DMB 수신기를 위한 비터비 디코더(구속장 7, code rate 1/4)는 가변 부호화된 데이터의 복호화를 수행해야 하고, 방송시스템이므로 실시간으로 동작하기 위해서 효율적인 구조를 가져야 한다. 따라서 DMB 시스템을 위한 비터비 디코더를 구현하기 위해서는 복호화 과정을 고속으로 수행할 수 있는 별도의 전용 하드웨어 모듈을 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있는 결합된 Add-Compare-Select(ACS)와 Path Metric Normalization(PMN)구조를 새롭게 제안하고자 한다. PMN구조에서의 단점인 comparison tree에 의한 임계 경로(critical path)의 문제를 고정치(fixed value)에 의한 선택 알고리즘을 적용함으로써 고속 동작이 가능하게 하였고, ACS구조에서는 분할 기법(decomposition method)과 선계산(pre-computation)을 이용하여 덧셈기, 비교기, 표준화기의 복잡도를 줄일 수 있도록 하였다. 시뮬레이션 결과 펑처드 비터비 디코더는 일반적인 구조를 적용했을 때 보다 면적 $3.78\%$, 전력소모 $12.22\%$, 최대 게이트 지연 $23.80\%$의 감소율을 보였다.