• 한국음향학회지
• /
• 제19권1호
• /
• pp.84-88
• /
• 2000

본 논문에서는 저전압에서 동작하는 CMOS 아날로그 4상한 멀티플라이어를 설계하였다. 제안된 멀티플라이어는 2개의 완전 차동 트랜스컨덕터로 구성되고 공급 전압을 VT+2VDS,sat+VDS,triode로 낮게 유지할 수 있다. 설계된 아날로그 4상한 멀티플라이어는 1.2V 공급전압에서 0.25㎛ CMOS n-well 공정 파라미터를 이용하여 HSPICE 시뮬레이션 하였다. 시뮬레이션 결과 0.7VP-P 최대 입력에서 THD는 1.28%이다.

• 한국정보통신학회논문지
• /
• 제6권6호
• /
• pp.891-896
• /
• 2002

본 논문에서는 저전압 동작이 가능하도록 완전차동 구조의 적분기에 전압조절을 위한 튜닝회로를 추가하여 새로운 적분기를 제안하였다. 제안된 적분기는 이득과 주파수 더 나아가 응용회로의 특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 전류미러 방식을 이용하여 구성되었다. HSPICE 시뮬레이션 결과, 제안된 적분기는 기존의 완전자동 구조의 적분기에 비해 그 이득값이 두 배 이상 향상되었으며, 간단한 전압조절을 통한 이득 및 주파수 조절이 가능하였다.

• 한국통신학회논문지
• /
• 제32권10C호
• /
• pp.1019-1024
• /
• 2007

본 논문에서는 무선 랜 시스템용 10비트 20MHz 파이프라인 아날로그-디지털 변환기 설계를 위해서 Verilog-A 언어를 사용하여서 모델링하였다. 변환기내 샘플 / 홀드 증폭기, 비교기, MDAC 및 오차 보정 회로 등의 구성회로들을 각각 모델링해서 모의실험 한 결과 HSPICE를 이용한 모의 실험 시간보다 1/50배로 단축되어서 시스템 모델링에 적합함을 확인하였다.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.1985-1991
• /
• 1999

본 논문은 HANbit ACE64 ATM 교환기 시스템의 데이터 경로인 IMI(Inter Module Path)에 사용되는 고속 전송선로인 Twinax 케이블을 two-port lumped Spice-network 모델로 구현하기 위해 lumped 네트워크 요소와 수학적 함수를 사용하여 개발하였다. 사용된 요소들은 저항성분과 주파수의존 전압제어 소스로 구성되어 있고 Hspice 수학적 함수인 FREQ, DELAY, POLY를 사용하여 구현하였다. 구현된 모델을 사용하여 케이블 길이와 종류에 따른 각종 노이즈 분석을 실시하여 그 특성을 비교 분석하였다.

• 전자공학회논문지S
• /
• 제35S권4호
• /
• pp.20-29
• /
• 1998

In this paper, we find the values of near-end crosstalk coefficients in dual-offset stripline of a FR-4 multilayer PCB by an analytic method and a HSPICE simulation method, define calculation errors inananlytic method and the application range, simulate near-end crosstalk coefficients of the FCT(Fast CMOS TTL) in complicated dual-offset stripline by HSPICE and analyze near-end crosstalk and far-end crosstalk coefficients in dual-offset stripline. So, we analyze coupling structure of the near-end crosstalk and far-end crosstalk in the complicated dual-offset striplines that are 1[pF] capacitors termainated, and define a coupling formula of near-end crosstalk and far-end crosstalk coefficients dual-offset striplines.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1119-1124
• /
• 2011

전류 컨베이어 회로의 동작은 연산증폭기와 유사하며, 우수한 선형성과 안정성을 가지고 있다. 이 논문에서는 전류 컨베이어 회로를 이용하여 주파수 신호를 아날로그 전압 신호로 변환하는 회로를 설계하였다. 회로는 공급전압 5volts에서 동작하도록 설계하였으며, HSPICE 시뮬레이션을 통하여 결과를 분석하였다. 회로의 동작 범위는 4kHz 이상 200kHz 이하의 주파수에서 출력 전압의 에러는 +2.5% ~ -1.3% 이내 이었다.

• 한국정보통신학회논문지
• /
• 제16권11호
• /
• pp.2495-2502
• /
• 2012

이 논문은 전하펌프를 추가하여 루프필터에서 공정에 따라 값이 크게 변하는 저항을 없앤 새로운 구조의 위상고정루프를 보여준다. 두 번째 전하펌프가 기존의 루프 필터 저항 역할을 하도록 하였다. 두 개의 전하펌프 출력은 공정 변화에 같은 방향으로 움직이므로 위상고정루프의 동작이 공정 변화 영향을 적게 받게 된다. 공정 조건(SS/TT/FF)에 따른 시뮬레이션 결과는 제안된 구조가 공정 변화에 무관하게 동작함을 보여주고 있다. 제안된 구조는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.

• 융합신호처리학회논문지
• /
• 제8권3호
• /
• pp.205-210
• /
• 2007

본 논문에서는 고속으로 아날로그 신호를 디지털 신호로 변환하기 위한 Flash A/D 변환기를 설계하였다. 해상도는 6-Bit로 설계하였으며, Flash A/D 변환기의 단점인 전력손실과 칩의 면적을 줄이기 위하여 CMOS 트랜지스터의 원리인 Threshold Inverter Quantization(TIQ) 구조를 이용하였다. TIQ로 동작시키기 위한 CMOS 트랜지스터 크기는 HSPICE의 반복적인 시뮬레이션 결과로 결정하였다. Flash A/D 변환기의 변환속도를 낮추는 Encoder 부분은 ROM이나 PLA 구조를 이용하지 않고 속도와 소비전력에서 우수하지만 설계과정이 복잡한 Fat Tree Encoder를 사용하였다. 제조공정은 Magna 0.18um CMOS에 Full Custom 방식으로 설계하였다. 시뮬레이션 결과 1.8 V 전원전압에 최대소비전력은 38.43 mW이며 동작속도는 2.7 GSPS를 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.1-8
• /
• 2006

본 논문에서는 OTFT를 기반으로 하는 AMOLED 디스플레이 구현을 위해 두 개의 OTFT와 하나의 캐패시터 그리고 하나의 OLED로 구성된 화소 회로를 설계하였고 그 동작을 시뮬레이션을 통하여 분석하였다. 먼저, 화소 회로를 이론적으로 설계하였고, $32\times32$ AMOLED 패널을 제작하기 위한 화소의 Layout을 설계하고 TFT W/L과 저장 캐패시터의 용량을 설계하였다. 그리고 설계된 화소 회로의 전기적 특성을 분석하기 위해 HSPICE 시뮬레이션 하였다 시뮬레이션 결과 OTFT 기반의 AMOLED 구현 가능성을 확인하였다.

• 전자공학회논문지 IE
• /
• 제48권3호
• /
• pp.1-9
• /
• 2011

본 연구는 submicrometer CMOS 인버터의 신호 전달 지연에 대한 모사로서 출력 전류 파형을 삼각형 모양으로 근사하고 두 개의 실험적 변수를 사용하여 구현 하였다. 본 모사의 결과는 HSPICE 결과와 매우 부합된 결과를 보인다. 모델의 시뮬레이션 결과 인버터 지연 값과 jitter의 최대 오류치는 각각 0.6%와 2.8% 이하의 결과를 보인다. 앞선 연구자들의 결과와 비교해 볼 때 본 연구의 모사는 작은 동작 전압에서 더 나은 결과를 보이는 특성을 가지고 있다. 이러한 모사의 결과를 실험적으로 증명하기 위해 인버터 체인을 제작 하였고 인버터 지연과 jitter 특성을 평가하였다. 제작된 시료의 결과는 새로운 모델과 매우 근사한 값을 보인다.