• Transactions on Electrical and Electronic Materials
• /
• 제3권4호
• /
• pp.1-4
• /
• 2002

As the application of semiconductor chips into electronics increases, it requires more complete integration, which results in higher performance. And it needs minimization in device design for cost saving of manufacture. Therefore oxide gap fill has become one of the major issues in sub-micron devices. Currently HDP (High-Density Plasma) CVD system is widely used in IMD (Inter Metal Dielectric) to fill narrower space between metal lines. However, HDP-CVD system has some potential problems such as plasma charging damage, metal damage and etc. Therefore, we will introduce about one of via resistance failure by metal damage and a preventive method in this paper.

• Transactions on Electrical and Electronic Materials
• /
• 제3권3호
• /
• pp.14-17
• /
• 2002

The HDP (High Density Plasma) CVD process consists of a simultaneous sputter etch and chemical vapor deposition. As CMOS process continues to scale down to sub- quarter micron technology, HDP process has been widely used fur the gap-fill of small geometry metal spacing in inter-metal dielectric process. However, HBP CVD system has some potential problems including plasma-induced damage. Plasma-induced gate oxide damage has been an increasingly important issue for integrated circuit process technology. In this paper, thin gate oxide charge damage caused by HDP deposition of inter-metal dielectric was studied. Multiple step HDP deposition process was demonstrated in this work to prevent plasma-induced damage by introducing an in-situ top SiH$_4$ unbiased liner deposition before conventional deposition.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1398-1399
• /
• 2006

현재 상용화된 OLED 소자는 최대 단점인 수분 취약성의 원인으로 top emission과 flexible 타입으로 제조되는데 장애가 되고 있다. 따라서 top emission 방식과 flexible한 소자를 실현하기 위해 수분 및 산소 침투를 방지하기 위한 유전체 막의 실험이 진행되고 있는데, 본 실험에서는 기존의 PECVD보다 plasma의 density가 높은 HDP(High Density Plasma)-CVD를 사용해 SiOx 및 SiNx 유전체 film을 증착하였고 MOCON 테스트를 통한 수분침투 방지막으로써의 가능성을 검증하였다.

• 한국세라믹학회지
• /
• 제39권6호
• /
• pp.570-575
• /
• 2002

현재 전기 . 전자 기술의 추세는 소형화를 비롯하여 집적화, 저전력화, 저가격화의 장점을 가진 MEMS(Micro Electro Mechanical Systems) device의 개발에 주력하고 있으며, 이를 위해서는 고종횡비와 높은 식각 속도를 가진 HDP(High Density Plasma) etching 기술 개발이 필수적이라 할 수 있다. 이를 위하여 우리는 Inductively Coupled Plasma(ICP) 장비를 이용하여 각 공정 변수에 의한 실리콘 deep trench식각 반응을 연구하였다. 실험 공정 변수인 platen power, etch/passivation cycle time에서 etching 단계 시간에 따른 변화와 SF$_{6}$:C$_4$F$_{8}$ 가스유량을 변화시켜 연구하였으며 또한 이들의 profile, scallops, 식각 속도, 균일도, 선택비도 관찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.183-183
• /
• 2010

최근 고밀도 플라즈마(High Density Plasma, HDP)를 이용하여 STI (shallow trench Isolation) 공정에 사용하기 위한 높은 종횡비를 가지는 갭을 공극 없이 절연물질로 채우는 HDP CVD 법이 개발되어 사용되고 있으며, HDP 공정에서는 그 증착 과정 중에 스퍼터링(Sputtering)에 의한 식각이 동시에 발생하기 때문에 높은 종횡비를 가지는 갭을 공극 없이 채우는 것이 가능하게 되었다. 이러한 특성을 이용하여 HDP CVD 공정은 주로 STI 와 알루미늄 배선간의 갭을 실리콘 산화막 ($SiO_2$)의 절연막으로 채우는 데 주로 사용되고 있다. 이 논문에서는 새로 개발된 HDP CVD 법을 적용하여 300 mm Si 웨이퍼에 $SiO_2$ 절연막을 증착하여 웨이퍼의 중심과 가장자리의 deposition uniformity를 nano-indenter system을 이용하여 연구하였으며, 그 결과 300 mm 웨이퍼에서 균일한 탄성계수 값이 측정되었다. 또한 HDP CVD로 제작된 SiO2 박막의 탄성계수 값이 99 - 107 GPa로 측정되어 기존 PECVD-$SiO_2$ 박막보다 약 10 - 20% 향상된 것을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.109-110
• /
• 2007

Plasma etching process에서 magnetic field 영향에 관한 연구이다. High level dry etch process를 위해서는 high density plasma(HDP)가 요구된다. HDP를 위해서 MERIE(Magnetical enhancement reactive ion etcher) type의 설비가 사용되며 process chamber side에 4개의 magnetic coil을 사용한다. 이런 magnetic factor가 특히 wafer edge부문에 plasma charging에 의한 damage를 유발시키고 이로 인해 device Vth(Threshold voltage)가 shift 되면서 제품의 program 동작 문제의 원인이 되는 것을 발견하였다. 이번 연구에서 magnetic field와 관련된 plasma charge damage를 확인하고 damage free한 공정조건을 확보하게 되었다.

• 한국전자통신학회논문지
• /
• 제5권1호
• /
• pp.81-87
• /
• 2010

본 논문에서는 유기발광다이오드 적용을 위한 보호막 혹은 barrier 적용을 위하여 화학증착방법(CVD)를 이용한 실리콘 산화막을 형성하고, 산화막의 특성에 영향을 미치는 공정조건을 변화시켰다. 이로부터 HDP-CVD를 활용한 $SiO_2$박막 증착을 위한 최적의 공정조건은 $SiH_4:O_2$=30:60[sccm]유량, 소스와 기판과의 거리가 70 [mm], 기판에 Bias를 가하지 않은 조건인 경우 8~10[mtorr] 공정압력에서 매우 안정된 플라즈마 형성이 가능한 최적의 공정조건을 얻었다. 얻어진 공정조건으로 제작된 $SiO_2$산화막의 모콘테스트를 통한 투습율(WVTR)을 조사한 결과 2.2 [$g/m^2$_day]값으로 HDP-CVD로 제작된 $SiO_2$산화막은 유기발광다이오드용 보호막으로의 적용이 어려울 것으로 생각된다.

• 반도체디스플레이기술학회지
• /
• 제9권4호
• /
• pp.39-43
• /
• 2010

According to recent changes in industry for the semiconductor device, a gap between patterns in wafer is getting narrow. And this narrow gap makes a failure of uniform deposition between center and edge on the wafer. In this paper, for solving this problem, we analyze and manipulate the gas flow inside of the HDP CVD chamber by using CFD(Computational Fluid Dynamics). This simulation includes design manipulations in heights of the chamber and shape of center nozzle in the upper side of the chamber. The result of simulation shows 1.28 uniformity which is lower 3% than original uniformity.

• 대한전자공학회논문지SD
• /
• 제39권1호
• /
• pp.31-38
• /
• 2002

0.35㎛-비아(via) 식각공정을 개선하기 위하여 C₂F/sub 6/가스의 식각특성을 분석하였다. 실험한 재료는 TEOS/SOG/TEOS 막을 올린 8인치 웨이퍼이며, 실험의 기법은 직교행열(Orthogonal array matrix) 실험 방식을 활용하였다. 산화막 식각에 이용된 장비는 transformer coupled plasma(TCP) source 방식이며 고밀도 플라즈마(HDP)장비이다. 실험의 결과는, 실험변수의 범위 내에서 C₂F/sub 6/는 0.8㎛/min-1.l㎛/min 범위의 식각속도를 보이며 균일도(Uniformity)는 ±6.9%미만으로 측정되었다. CD 변화(skew)는 식각 전과 후를 비교하여 10% 미만이었고 그 결과 비등방성(anisotropic) 식각의 특성이 우수하였다. C₂F/sub 6/를.20sccm 공급할 때 문제점이 발견되지 않았지만 14sccm을 공급하면 SOG 막의 내벽이 침식당하는 문제점이 있었다. 결과적으로 C₂F/sub 6/는 HDP TCP에서 빠른 식각비와 넓은 공정창(process window)을 가진 식각특성을 나타내었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2007년도 춘계학술발표회 초록집
• /
• pp.151-152
• /
• 2007

최근들어 Device 크기가 100nm 이하로 줄어듦에 따라 High Density Plasma Chemical Vapor Deposition(HDP-CVD) 기술로는 100nm 이하의 gap에 Aspect ratio가 6:1 이상 되는 STI(Shallow Trench Isolation) 구조를 Void 없이 채우는 것이 불가능해 지고 있다. 이를 극복하기 위하여 여러 방면으로 연구가 수행되어지고 있다. 그 방법 중의 하나인 Dep/Etch/Dep Cycle이 이번 연구에서 사용되었으며, 일반적인 HDP CVD보다 더 낮은 압력에서 증착과 식각이 수행되었다. 그 결과 다른 여러 방법들보다 좋은 막질을 얻을 수 있었으며, Gap fill 성능을 향상 시킬 수 있었다.