• 방송공학회논문지
• /
• 제15권2호
• /
• pp.205-216
• /
• 2010

본 논문에서는 UHDTV(Ultra HDTV)를 위한 MPEG-2 Transport Stream(TS)의 다중화 기법 및 다중화 SW 툴의 설계 및 구현에 대해서 기술한다. 대용량의 UHD 비디오를 처리하기 위해서는 당분간 병렬처리에 기반한 코덱 구현이 불가피하며 이로 인해 다수의 비디오 비트스트림 간의 동기화 및 다중화가 요구된다. 본 논문에서는 4K(또는 8K) 해상도의 UHD 비디오가 4 개의 화면으로 분할되어 각각 H.264/AVC로 부호화되고, 2 개의 5.0 채널의 오디오가 AC-3로 부호화되는 병렬처리 기반의 UHDTV의 TS 다중화를 고려한다. H.264/AVC와 AC-3를 TS로 전송하기 위한 MPEG-2 시스템(Systems) 확장 규격을 반영한 PES 패킷화 및 TS 다중화 툴을 설계한다. 또한 T-STD(TS System Target Decoder)의 타이밍 모델을 만족하도록 T-STD에 정의된 버퍼들의 상태를 모니터링 하면서 다중화 스케쥴링을 수행하고, 한 TS 패킷의 전송 시간 단위로 H/W의 실시간 처리를 에뮬레이션(emulation)하도록 구현한다. UHDTV 다중화를 위해서 재다중화(Re-multiplexing)를 포함하는 UHD 재다중화와 단일 TS로 다중화하는 UHD 프로그램 다중화의 2 가지 구조를 구현하고 이들의 장단점에 대해서 고찰한다. 본 논문에서 설계 구현된 TS 다중화 툴은 상용 분석 툴 및 실시간 재생 툴을 이용하여 규격 및 타이밍의 적합성과 그 기능을 검증한다.

• 대한전자공학회논문지SP
• /
• 제43권3호
• /
• pp.92-99
• /
• 2006

이 논문에서는 H.264 비디오 코딩에 사용되는 디블로킹 필터의 저전력 구조를 제안하였다. 즉, 8 픽셀의 입력에 대한 공통의 필터계수를 공유함으로써 구현 하드웨어를 줄일 수 있는 효율적인 구조를 제안하였다. 제안된 디블로킹 필터 구조는 MUX와 DEMUX 회로를 추가하여 설계하였으며, 기존 구조와 비교하여 44.2%의 덧셈연산 감소효과를 나타내었다. 또한 제안된 구조를 Verilog HDL 코딩과 FPGA로 구현한 결과, 기존의 디블로킹 필터 구조와 비교하여 각각 19.5%와 19.4%의 게이트 카운트 감소 효과를 보였다. 따라서 제안된 디블로킹 필터 구조는 H.264용 encoder와 decoder SoC에 널리 사용될 수 있는 저전력 구조이다.

• 방송공학회논문지
• /
• 제16권5호
• /
• pp.793-796
• /
• 2011

H.264/AVC 동영상 압축 표준 기술은 인터/인트라 예측에 의한 잔여 영상을 주파수 변환하고 양자화하여 엔트로피 부호화한다. 이 논문에서는 인터 예측에 의한 잔여 영상을 주변 영상 블록의 영상 정보를 사용하는 기존의 방법을 향상시킨 DC 오프셋 보정 방법에 의해 잔여 영상의 정보량을 감소하는 것에 의해 압축 성능을 향상시키는 기술을 제안한다. DC 오프셋에 관련한 오버헤드 정보는 비트스트림에 포함하지 않고 인코더와 디코더가 같은 방법의 DC 오프셋을 수행한다. 실험결과는 H.264/AVC에 비해서는 BD-Rate으로 평균 0.25% 좋아지지만 기존의 DC 오프셋 방법과 비교해서는 영상 시퀀스에 따라 성능이 향상 혹은 저하되는 것을 보여 준다. 평균적으로는 0.09%의 압축 성능이 저하된다. 이 논문의 실험결과를 통해 기존의 DC 오프셋 방법과 제안하는 방법을 슬라이스 단위, 매크로블록 단위 등의 부호화단위에 따라 적응적으로 적용하는 방법에 의한 압축율 향상에 대한 가능성을 확인하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2006년도 추계 종합학술대회 논문집
• /
• pp.499-502
• /
• 2006

H.264/MPEG4 Advanced Video coding joint standard 에서 복호기(디코더)의 디블럭킹 필터는 필요하다. 본 논문에서는 MPEG-4 비디오에서 낮은 비트율과 대역폭에서도 화질을 보장하는 개선된 디블럭킹 알고리즘을 제안한다. 제안된 디블럭킹 알고리즘은 간단한 shift, addition 그리고 comparison 만을 사용하기 때문에 복잡성이 줄어든다. 블록 왜곡의 유무를 판별하기 위해 마스크 블록의 경계강도를 구해 복잡영역, 중간영역 그리고 단순영역으로 분리해 처리한다 실험 결과, 본 논문에서 제안한 디블럭킹 알고리즘은 블록 왜곡이 줄어드는 것을 알 수 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 하계학술대회
• /
• pp.296-299
• /
• 2013

디스플레이 기술이 발전함에 따라 다양한 크기의 디스플레이를 탑재한 장치들이 등장하게 되었고, 다양한 디스플레이 크기만큼 다양한 해상도를 사용하고 있다. 때문에 비디오 코덱과 scaler는 보편적으로 함께 사용된다. 그러나 기존의 scaler는 비디오 코덱의 복호화기와 화면 해상도 변환 모듈이 독립적으로 구성되고, 서로 간에 정보를 이용하지 않으므로 시스템의 성능 개선에 한계가 존재하였다. 즉, 비디오 코덱의 복호화기는 비트스트림으로부터 복호한 정보를 바탕으로 영상을 복원하고, 복원영상은 up/down scaler에서 확대/축소를 수행한다. 하지만 비디오 코덱의 비트스트림에 존재하는 정보는 영상의 특성을 반영하기 때문에 up/down scaler에서 비디오 코덱의 복호화기에서 복호된 정보를 이용하면 복잡도의 증가 없이 효율적인 확대/축소를 수행할 수 있다. 이에 본 논문에서는 비디오 코덱 중 차세대 비디오 코덱인 H.264/AVC 복호화기에서 생성된 복원 영상에 대해서 별도로 영상의 특성을 계산하는 모듈 없이 H.264/AVC 복호화기에서 복원된 정보 중 인트라 모드 정보를 바탕으로 영상의 특성에 맞는 up/down scaler를 구현하는 방법을 제안한다. 이 방법은 기존의 scaler들보다 물체의 경계영역을 더 선명하게 확대하는 효과를 보인다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.800-803
• /
• 2005

모바일 단말 기반 동영상 서비스 기술에 관한 연구는 최근에 이르기까지 활발히 수행되고 있으며, 인터넷 기반에서 상용화가 가능한 기술 분야를 모바일에 응용하는 시도가 계속되고 있다. 모바일 단말 기반 영상서비스와 관련하여 최신형 모바일 단말에서는 관련기술을 하드웨어적으로 구현하거나 독자적 동영상 압축기술을 적용한 소프트웨어적 구현을 통하여 동영상 서비스를 제공하고 있다. 그러나 상당한 비율을 점하고 있는 기존 모바일 단말에서는 이들 하드웨어 칩이 없거나 추가적으로 애드온(add-on) 할 수 있는 표준적인 방법이 정해지지 않아 최신의 동영상 서비스 기술을 제공받을 수 없다. 따라서 시시각각으로 변화하는 모바일 동영상 서비스 환경에 적극적으로 대처하기 위해서는 소프트웨어적 해결방안이 필수적이라는 인식이 대두되고 있다. 본 연구에서는 모바일 단말에서 소프트웨어 디코더를 이용하여 기존 단말에서 뿐만 아니라 향후 최신단말에서도 적극적으로 대처하기 위하여 H.264/AVC 기반 소프트웨어 디코더를 모바일 단말에 적용하는 방안에 대하여 제안한다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.20-27
• /
• 2010

본 논문에서는 고성능 H.264/AVC 복호기 설계를 위해 디블록킹 필터의 수행시간 단축과 저전력 설계를 위한 필터링 순서 및 효율적인 메모리 구조를 제안하고 5단 파이프라인으로 구성된 필터의 설계에 대해 기술한다. 디블록킹 필터는 블록 경계에서 발생하는 왜곡을 제거하여 영상의 화질을 개선시키지만 하나의 경계에 여러 번 필터링을 수행하여 많은 메모리 접근과 반복되는 연산과정이 수반된다. 따라서 본 논문에서는 메모리 접근과 필터 수행 사이클을 최소화하는 새로운 필터 순서를 제안 하고 반복되는 연산의 효율적 관리를 위해 파이프라인 구조를 적용하였다. 제안하는 디블록킹 필터는 메모리 읽기, 임계값 계산, 전처리 연산, 필터 연산, 메모리 쓰기로 구성된 5단 파이프라인으로 구현되어 순차적인 필터 연산에 병렬적 처리가 가능하며 각 단계에 클록 게이팅을 적용하여 하드웨어 자원에 불필요한 전력을 감소시켰다. 또한, 적은 내부 트랜스포지션 버퍼를 사용하면서 필터링 순서를 효율적으로 개선하여 필터 수행을 위한 메모리 접근과 수행 사이클을 감소시켰다. 제안하는 디블록킹 필터의 하드웨어는 Verilog HDL로 설계 하였으며 기존의 복호기에 통합하여 Modelsim 6.2g 시뮬레이터를 이용해 검증하였다. 입력으로는 표준 참조 소프트웨어 JM9.4 부호기를 통해 압축한 다양한 QCIF영상 샘플을 사용하였다. 기존 필터들과 수행 사이클을 비교한 결과, 제안하는 구조의 설계가 비교적 적은 트랜스포지션 버퍼를 사용했으며 최소 20%의 수행 사이클이 감소함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.112-115
• /
• 2009

본 논문에서는 H.264/AVC 베이스라인 프로파일 가운데서 병목현상을 일으키는 주요한 부분인 인터 예측의 효율적인 하드웨어 구조에 관한 설계에 대해 기술한다. H.264/AVC 디코더는 $16{\times}16$, $16{\times}8$, $8{\times}16$, $8{\times}8$, $8{\times}4$, $4{\times}8$, $4{\times}4$ 등 다양한 블록 모드를 지원하는데 레퍼런스 소프트웨어(JM)에서는 중복 픽셀에 대해 제거 하지 않고 항상 $4{\times}4$ 블록에 대한 $9{\times}9$ 참조 블록을 패취하게 된다. 기존에 이미 설계된 디자인에서는 이러한 문제를 해결하기 위하여 $8{\times}8$ 블록 모드와 $4{\times}4$ 블록 모드를 고려하여 설계하였다. 블록 모드가 $8{\times}8$ 사이즈보다 크거나 같을 경우 여러 개의 $8{\times}8$ 블록으로 나뉘어서 그에 대한 $13{\times}13$ 레퍼런스 블록을 패취하고 $8{\times}8$ 블록 보다 작을 경우 여러 개의 $4{\times}4$ 블록으로 나뉘어서 그에 대한 $9{\times}9$ 레퍼런스 블록을 패취하는 방법을 사용하여 중복픽셀을 제거 하여 패취 사이클을 줄였다. 본 논문에서는 더 큰 성능 향상을 위하여 $8{\times}8$과 $4{\times}4$ 블록 모드뿐만이 아닌 다양한 블록 모드에 대한 레퍼런스 블록 패취를 진행하여 더 많은 중복픽셀을 제거 하였고 메모리 패취 사이클을 줄여 최대 18.6%의 참조 블록 패취 사이클 감소를 가져 왔다.

• 대한전자공학회논문지SP
• /
• 제47권5호
• /
• pp.165-174
• /
• 2010

H.264/AVC 표준은 이전의 압축 표준들에 비하여 높은 부호화 성능을 얻었지만 코덱의 복잡도도 동시에 증가하였다. 또한 최근에 VCEG에서 개발 중인 KTA 소프트웨어의 다양한 기술들은 코덱의 복잡도를 더욱 가중시키고 있다. 특히, 움직임 보상을 위한 적응적 보간 필터 기술은 부호화 효율에만 초점을 두고 개발되었기 때문에 표준 필터에 비하여 2배 이상 높은 복잡도를 가진다. 이에 본 논문에서는 부호화 성능 및 복호화 속도를 향상하는 저 복잡도의 보간 필터 뱅크를 제안하였다. 부호화 효율을 위한 적응적 보간 필터와 저 복잡도 복호화를 위한 고정된 단순 필터를 필터 뱅크로 구성하고, 매크로블록 단위 또는 프레임 단위로 최적의 보간 필터를 선택하여 움직임 보상 수행하였다. 실험 결과, 제안한 방법이 KTA에서 제안되었던 적응적 보간 필터 대비 유사한 부호화 효율을 가지며, 디코더 전체 속도의 약 12% 감소를 얻었다.

• 정보처리학회논문지B
• /
• 제12B권6호
• /
• pp.637-646
• /
• 2005

DMB 서비스를 위해 제공되는 대부분의 비디오 컨텐츠는 MPEG-2 규격으로 압축된 채 제공되므로 실제 서비스를 위해서 H.264 규격으로 트랜스코딩을 수행해야 한다. 현재 사용되는 트랜스코딩 방식은 MPEG-2 비트열(bit-stream)의 디코딩과 H.264 규격으로의 인코딩 과정을 연속적으로 수행하는 픽셀 기반 직렬 구조형 (CPDT, Cascaded Pixel-Domain Transcoding Architecture)이다. 이 방식은 두 표준의 소스 코드를 수정 없이 사용할 수 있으므로 구현이 용이하지만 변환을 위한 처리 시간이 길고 디코딩과 인코딩을 반복하므로 화질의 열화가 발생 할 수 있다. 본 논문에서는 MPEG-2로 압축된 비디오 비트열을 H.264로 트랜스크딩 할 때 변환 시간을 향상할 수 있는 DCT 기반의 열린 회로형 트랜스코더 구조(DCT-OPEN)와 변환시간은 CPDT와 유사하지만 화질면에서 우수한 DCT 기반 닫힌 회로형 트랜스코더(DCT-CLOSED) 구조를 제안한다. 제안된 구조에서는 CPDT 방식과 달리 압축 과정의 중간 단계인 DCT(Discrete Cosine Transform)를 이용하여 변환을 수행한다. 이때, MPEG-2와 H.264의 DCT 단위와 방법이 상이하므로 [l, 2]에서 제안된 방식을 이용하여 DCT 간의 변환을 수행한다. 제안된 구조의 성능 평가를 위해 MPEG-2 TM5하 H.264 JM8 코덱을 수정하여 다양한 구조를 구현하였으며 실험 결과 DCT-OPEN의 경우 CPDT에 비하여 계산 복잡도에서 우수하지만 PSNR 성능은 낮게 나타났으며 DCT-CLOSED의 경우 계산 복잡도는 높으나 화질에서 우수한 것으로 나타났다.