• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 하계학술대회
• /
• pp.200-203
• /
• 2013

본 논문에서는 시장 점유율 상위를 차지하는 3 종의 해외 유명 제조사의 상용 HD 급 실시간 방송용 H.264 인코더의 화질 성능에 대해 전 기준 화질 평가를 통해 비교한다. 이를 위해 VQEG(Video Quality Experts Group)등에서 배포하는 9 종의 기준영상을 이용하여 PSNR(Peak Signal to Noise Ratio)을 측정하였으며 인코더 별 성능 비교를 위해 9 종의 기준영상에 대한 평균 PSNR 과 인코더/디코더의 전체 지연시간을 측정하였다. 그 결과 장비 별로 조금씩 다른 특성 결과와 현재 H.264 인코더 시험 시 성능 평가의 애매한 부분이었던 화질에 대한 벤치마크 결과를 얻을 수 있었다. 본 논문의 실험 결과는 국산 방송용 인코더의 객관적인 성능 평가를 위한 지표로 사용될 수 있을 것으로 예측된다.

• 한국정보통신학회논문지
• /
• 제9권7호
• /
• pp.1485-1490
• /
• 2005

가변 길이 부호는 오늘날 이미지 및 비디오에 관한 많은 국제 표준의 통합된 요소이다. 문맥 기반의 가변 길이 코팅(CAVLC)는 오늘날 주목받고 있는 JVT에서 채용되었다. 본 논문에서는 coeff_token 인코더, level 인코더, total_zero 인코더 및 run_before 인코더를 포함하는 CALVC 인코더 아키텍처를 설계한다. 설계된 CAVLC 인코더는 매 사이클마다 하나의 신택스 요소를 부호화할 수 있다. 자일링스 버텍스 1000e를 사용하여 구현한 결과 68MHz로 동작하는 것을 확인하였다. 따라서 본 논문의 CAVLC 인코더는 고속의 쓰루풋을 요하는 비디오 응용에 아주 적합할 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.445-452
• /
• 2010

본 논문에서는 Full 하드웨어 기반 베이스라인 프로파일 레벨 3 규격 H.264 인코더 코덱에서 사용할 수 있는 Direct Memory Access (DMA) 제어기를 설계하였다. 설계한 모듈은 CMOS Image Sensor(CIS)로부터 영상을 입력 받아 메모리에 저장한 후 인코더 코덱 모듈의 동작에 맞춰 원영상과 참조영상을 각각 한 매크로블록씩 메모리로부터 읽어서 공급하거나 저장하며, DMA 제어기의 한 매크로블록씩 처리하는데 478 cycle을 소요한다. 설계한 구조를 검증하기 위해 JM 9.4와 호환되는 Reference Encoder C를 개발하였으며, Encoder C로부터 Test Vector를 추출하여 설계한 회로를 검증하였다. 제안한 DMAC 제어기의 Cycle은 Xilinx MIG를 사용한 Cycle 보다 40%의 감소를 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.91-94
• /
• 2008

본 논문에서는 Full 하드웨어 기반 베이스라인 프로파일 레벨 3규격 H.264 인코더 코덱에서 사용할 수 있는 Direct Memory Access (DMA)를 설계하였다. 설계된 모듈은 CMOS Image Sensor(CIS)로부터 영상을 입력받아 메모리에 저장한 후 인코더 코덱 모듈의 동작에 맞춰 원영상과 참조영상을 각각 한 매크로블록씩 메모리에서 읽어 공급 또는 저장하며, 인코더는 한 매크로블록씩 처리하는데 660 cycle이 소요된다. 설계한 구조를 검증하기 위해 JM 9.4와 같은 reference Encoder C를 개발하였으며, Encoder C로부터 test vector를 추출하여 설계한 회로를 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.729-730
• /
• 2006

multimedia applications has been targeted for exploiting single instruction multiple data extensions to instruction architectures for the most of the modern microprocessor. In this paper, the newest video coding standard, H.264/AVC baseline profile decoder has been implemented and optimized exploiting INTEL MMX technology to show the overall system speedup by the SIMD style coding

• TTA 저널
• /
• 통권140호
• /
• pp.108-112
• /
• 2012

• 한국통신학회논문지
• /
• 제35권9A호
• /
• pp.868-873
• /
• 2010

H.264/AVC 비디오 압축 표준은 DMB, 디지털 TV 및 각종 차세대 방송, 통신 및 가전 분야에 채택 되어 왔고, 최근 감시카메라용 DVR 분야에서도 사실상의 표준으로 자리 잡아가고 있다. PC 기반 DVR의 경우 PC와의 데이터 전송 채널은 통상적으로 PCI 버스를 이용하는 반면, SOC용으로 사용되는 H.264/AVC 코덱은 대개 AMBA 버스를 기반으로 하여 호스트 인터페이스가 수행된다. 본 논문에서는 AHB 버스를 시스템 버스로 이용하는 H.264/AVC 코덱을 효과적으로 PCI 버스로 연결해 주기 위한 인터페이스 모듈 설계 및 실험 결과를 제시하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2003년도 추계학술발표대회(상)
• /
• pp.175-178
• /
• 2003

최근에 표준화가 완료된 차세대 비디오 코딩 표준인 H.264 는 적은 비트율에서 높은 품질의 비디오 압축을 목표로 하기 때문에, H.263+ 및 MPEG-2/4 와 같은 이전의 표준들보다 훨씬 더 많은 연산을 필요로 한다. 본 논문은 SIMD (Single Instruction Multiple Data) 명령어를 가지는 범용 프로세서(예를 들면, 펜티엄 4)에서 H.264 S/W 인코더의 속도 최적화를 위한 알고리듬 및 구현 기술을 제안한다. 화질 저하 없이 RDO (Rate Distortion Optimization) 의 속도를 높일 수 있는 효율적인 모드 검색 건너뛰기 알고리듬을 제안하고, SIMD 명령어를 이용하여 1/4 화소 보간, SAD(Sum of Absolute Difference), SATD(Sum of Absolute Transformed Difference), SSD (Sum of Squared Difference) 등의 개별 루틴의 속도를 최적화한다. 일련의 최적화 후에 인코더는 화질 저하 없이 H.264 레퍼런스 인코더보다 평균 3배 정도의 속도 향상이 이루어진다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.43-51
• /
• 2008

이 본문에서는 제안한 H.264/AVC 인코더의 서브 블록인 Inter prediction 블록, Intra prediction 블록, 디블로킹 필터블록, Transform & Quantization 블록에 대한 저전력 구조를 FPGA로 구현하였다. Inter/Intra prediction블록에서는 분산연산방식을 통해 가산기의 수륵 줄여 60.2%의 면적감소효과를 나타내었으며, 디블로킹 필터블록에서는 하드웨어 공유를 위한 MUX를 사용하여 덧셈연산의 수를 44.3%감소시켰다. 또한, Transform & Quantization 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 그게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동하는 Platform으로 구현하였다. Platform을 사용한 H.264/AVC 인코더 구현을 통하여 제안된 각각의 저전력 IP들이 효율적으로 H.264/AVC 인코더 SoC에서 사용될 수 있음을 확인하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제33권4호
• /
• pp.411-417
• /
• 2006

움직임 추정은 H.264의 비디오 코딩 과정에서 가장 많은 연산량을 차지하는 중요한 처리과정이다. 움직임 추정 과정에서 정수배 화소 단위에서의 탐색에 비하여, 1/2 화소 (half-pixel)와 1/4 화소(quarter-pixel) 단위까지의 움직임 추정은 영상압축률을 높일 수 있지만, 계산의 복잡도가 늘어나는 문제가 있다. 본 논문에서는 각 블록간의 절대 오차 값인 SAD (Sum of Absolute Difference)가 최소 점을 기준으로 포물선 모양의 분포를 나타내는 특성 및 1/2 단위와 1/4 단위의 화소 보간 특성을 이용하여 움직임 추정 과정에서 탐색 점을 줄임으로써 처리속도를 증가시키고, 계산의 복잡도를 줄이는 알고리듬을 제안하였다. 제안한 방법에서는, 정수 화소 단위에서의 가장 작은 SAD를 갖는 점을 기준으로 주위 8점 가운데 두 번째로 SAD가 작은 점을 찾아 해당 방향으로 1/2 화소 단위의 움직임 추정을 행하였고, 1/4 화소 단위에서도 1/2 화소단위에서 두 번째로 SAD가 작은 점 방향으로 움직임 추정을 실행하였다. 그 결과 기존 알고리듬에 비해 비교적 화질에 변화가 없고, 인코더 처리과정 에서 약 20%의 빠른 속도로 처리하는 결과를 보였다.