• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.514-517
• /
• 1998

This paper proposed a symmetric feedback current enhancement circuit with 1.5V power supply to design a 3$^{rd}$ order butterworth low pass filter. The proposed filter designed on 0.8.mu.m CMOS n-well double poly/double metal process simulated in HSPICE composed of the 3dB frequency enhancement circuit and the unity-gain frequency enhancement circuit. The simulation result on the design filter shows the badnwith of 25MHz, phase of 92.6 .deg. and power consumption of 0.3mW..

• 조명전기설비학회논문지
• /
• 제19권8호
• /
• pp.116-121
• /
• 2005

전류모드 아날로그 회로를 이용하여 FIR(Finite Impulse Response) 필터를 설계하는 경우에 tap coefficient와 전류모드 FFT(Fast Fourier Transform) LSI의 회전인자(twiddle factor)를 실현시키기 위해서는 높은 정밀도를 갖는 전류 감쇠 회로가 필요하게 된다. 본 논문은 전류 모드 신호처리 기술에서 전류감쇠 회로의 감쇠 정밀도를 향상시킬 수 있는 기술을 소개하고자한다. 먼저 게이트 길이 비율을 조정하는(gate-ratioed) Current Mirror 회로를 사용하는 기존의 전류 감쇠 조정회로에 있어서의 DC offset 전류 에러에 대하여 분석하였으며, 다음으로 DC offset 전류 에러를 제거할 수 있는 전류감쇠 회로를 제안하였다. 회로 구성은 입력 전류를 1/N로 감쇠시킬 수 있도록 N개의 Current Mirror를 병렬로 연결하는 기본 구성을 하였으며, Kirchhoff 전류 법칙에 근거하여, 전류 감쇠가 결정되도록 설계하였다. 또한 Current Mirror 회로에서, 정전류원의 사용을 줄일 수 있는 회로설계를 제안하였다. 제안된 전류 감쇠 회로에서 정밀도는 Current Mirror의 ac 이득 에러에 의하여 제한되며 High Swing Current Mirror를 기본 Current Mirror로 사용한 경우에, 최대 정밀도는 이론상 입력 전류의 -80[dB]까지 실현가능하다.

• 정보처리학회논문지A
• /
• 제12A권6호
• /
• pp.531-538
• /
• 2005

고성능 VLSI 아날로그 정보처리시스템(AIPS)에서 고 이득 Op-Amp는 기본적 정보처리소자이다. 증폭기는 시스템 내 피드백루프에 사용시 안정도와 정확도를 얻기 위하여 고 이득이 요구된다. 1단의 증폭으로 이득이 충분하지 않을 경우 이득 부스팅 또는 추가적인 이득단이 필요하다. 본 논문에서 부 저항소자를 사용할 경우 이득이 개선되며 1단으로 고 이득을 손쉽게 얻을 수 있음을 보였다. 기존의 방법에 비교하여 본 연구에 제안된 방법은 전 출력 스윙, 적은 회로면적과 전력소비, 그리고 여러 구조의 증폭기에 적용가능 하다는 잇점을 지니고 있다. 부 저항소자는 Op-Amp에 사용될 경우 (+)와 (-) 차동출력 사이에 설치되어 증폭기 출력저항을 상쇄한다. 부 저항소자를 교차 연결된 CMOS 인버터의 형태로 구현할 경우 간단한 구조로서 40 dB 보다 더 큰 이득개선을 손쉽게 얻을 수 있음을 HSPICE 시뮬레이션을 통하여 확인하였다.

• ETRI Journal
• /
• 제29권5호
• /
• pp.673-675
• /
• 2007

We present the design and fabrication of a 60 GHz medium power amplifier monolithic microwave integrated circuit with excellent gain-flatness for a 60 GHz radio-over-fiber system. The circuit has a 4-stage structure using microstrip coupled lines instead of metal-insulator-metal capacitors for unconditional stability of the amplifier and yield enhancement. The gains of each stage of the amplifier are modified to provide broadband characteristics of input/output matching for the first and fourth stages and to achieve higher gains for the second and third stages to improve the gain-flatness of the amplifier for wideband.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.595-604
• /
• 2016

Utilizing a standard 130-nm CMOS process, a RF frontend is designed at 24 GHz for automotive collision avoidance radar application. Single IF direct conversion receiver (DCR) architecture is adopted to achieve high integration level and to alleviate the DCR problem. The proposed frontend is composed of a two-stage LNA and downconversion mixers. To save power consumption, and to enhance gain and linearity, stacked NMOS-PMOS $g_m$-boosting technique is employed in the design of LNA as the first stage. The switch transistors in the mixing stage are biased in subthreshold region to achieve low power consumption. The single balanced mixer is designed in PMOS transistors and is also realized based on the well-known folded architecture to increase voltage headroom. This frontend circuit features enhancement in gain, linearity, and power dissipation. The proposed circuit showed a maximum conversion gain of 19.6 dB and noise figure of 3 dB at the operation frequency. It also showed input and output return losses of less than -10 dB within bandwidth. Furthermore, the port-to-port isolation illustrated excellent characteristic between two ports. This frontend showed the third-order input intercept point (IIP3) of 3 dBm for the whole circuit with power dissipation of 6.5 mW from a 1.5 V supply.

• Journal of electromagnetic engineering and science
• /
• 제16권3호
• /
• pp.169-181
• /
• 2016

This work presents a new method for enhancing the performance of a dual band Planer Inverted-F Antenna (PIFA) and its lumped equivalent circuit formulation. The performance of a PIFA in terms of return loss, bandwidth, gain, and efficiency is improved with the addition of the proposed open stub in the radiating element of the PIFA without disturbing the operating resonance frequencies of the antenna. In specific cases, various simulated and fabricated PIFA models illustrate that the return loss, bandwidth, gain, and efficiency values of antennas with longer optimum open stub lengths can be enhanced up to 4.6 dB, 17%, 1.8 dBi, and 12.4% respectively, when compared with models that do not have open stubs. The proposed open stub is small and does not interfere with the surrounding active modules; therefore, this method is extremely attractive from a practical implementation point of view. The second presented work is a simple procedure for the development of a lumped equivalent circuit model of a dual band PIFA using the rational approximation of its frequency domain response. In this method, the PIFA's measured frequency response is approximated to a rational function using a vector fitting technique and then electrical circuit parameters are extracted from it. The measured results show good agreement with the electrical circuit results. A correlation study between circuit elements and physical open stub lengths in various antenna models is also discussed in detail; this information could be useful for the enhancement of the performance of a PIFA as well as for its systematic design. The computed radiated power obtained using the electrical model is in agreement with the radiated power results obtained through the full wave electromagnetic simulations of the antenna models. The presented approach offers the advantage of saving computation time for full wave EM simulations. In addition, the electrical circuit depicting almost perfect characteristics for return loss and radiated power can be shared with antenna users without sharing the actual antenna structure in cases involving confidentiality limitations.

• 한국통신학회논문지
• /
• 제17권1호
• /
• pp.68-79
• /
• 1992

고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제17권8호
• /
• pp.867-880
• /
• 1992

본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

• 한국항행학회논문지
• /
• 제18권4호
• /
• pp.376-380
• /
• 2014

본 논문에서는 광대역 특성을 가지는 기울어진 L-형 모노폴 슬롯안테나를 새롭게 제안하였다. 안테나의 소형화 및 광대역화를 위해 접지면의 모서리에 위치하여 슬롯의 양 끝단이 개방되는 L-형 슬롯을 사용하였다. 그리고 낮은 주파수 대역에서 대역폭 증가를 위해 L-형 슬롯의 하단 구조를 기울어진 형태로 하였고, 반면에 높은 주파수 대역에서의 대역폭 증가를 위해 L-형 슬롯의 상단 구조를 테이퍼 형태로 하였다. 급전 구조는 일반적으로 개방 종단보다 대역폭 증가에 유리한 것으로 알려진 단락 종단된 마이크로스트립 급전선을 사용하였다. 제안된 안테나의 제작 및 측정 결과, 임피던스 대역폭($S_{11}{\leq}-10dB$)이 4.72 GHz (2.28~7 GHz)인 광대역 특성을 얻을 수 있었으며, 안테나 이득의 경우 전 대역에서 약 3dBi 이상의 높은 이득을 얻을 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 추계학술대회 논문집
• /
• pp.183-186
• /
• 1999

A 900 71Hz RF band-pass amplifier for wireless communication systems is designed and fabricated. HSPICE simulation results show that the amplifier can achieve a tunable center frequency between 880 MHz and 920 MHz. The gain of designed amplifier is 19 dB at Q=88, and the power dissipation is about 61 mW under 3 V power supply by using the spiral inductor with negative-7m circuit and center frequency tunning circuit. The designed band-pass amplifier is implemented by using 0.6 um 2-poly-3-metal standard CMOS process.