• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.294-297
• /
• 2003

This paper describes the design and the simulation of a frequency doubler for millimeter-wave applications using distributed amplifier technology. The designed frequency multiplier has 10% bandwidth at 58GHz output. This paper investigates nonlinear analysis of pHEMT frequency multipliers utilizing AM-AM and AM-PM distortion characteristics of frequency doubler. The conversion loss is 2.1dB and harmonic suppression is larger than 18.6dBc with 5dBm input power

• Journal of electromagnetic engineering and science
• /
• 제7권4호
• /
• pp.175-182
• /
• 2007

In this paper, a study on the reflector type frequency doubler, to suppress the undesired harmonics, is presented. A 12 to 24 GHz reflective frequency doubler is simulated and experimented. Design procedure of the frequency doubler with reflector is provided and the frequency doubler with good spectral purity is fabricated successfully. It has harmonic suppression of the $40{\sim}50\;dBc$ in the $1^{st}$ harmonic and the $50{\sim}60\;dB$ in the $3^{rd}$ harmonic with no additional filter. And, it has conversion gain with the input power of 0 dBm over bandwidth of 500 MHz. A NEC's ne71300(N) GaAs FET is used and the nonlinear model(EEFET3) using IC-CAP program is extracted for harmonic load pull simulation. Good agreement between simulated and measured results has been achieved.

• 한국전자파학회논문지
• /
• 제15권6호
• /
• pp.560-566
• /
• 2004

본 논문은 6 ㎓의 주파수를 2체배 하여 12 ㎓의 신호원을 얻는 광대역 능동 주파수 2체배기를 PHEMT를 사용하여 제작하였다. 설계된 주파수 체배기는 핀치오프 영역의 바이어스점을 가지며, 동작주파수 영역에서 무조건 안정인 특성을 갖도록 하기 위하여 입력매칭단과 바이어스 라인 사이에 직렬 RC회로를 제안하였다. 측정 결과0 ㏈m의 입력전력에 대하여 12 KHz 1,7 ㏈m의 2차 고조파 출력을 얻었고, 6 ㎓에서 -27.5 dBc의 기본주파수 억압과 -18 ㏈c의 3차 고조파 억압특성을 보였으며, 1.8 ㎓의 3 ㏈ 대역폭을 나타내었다.

• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.342-345
• /
• 2014

An active frequency doubler monolithic microwave integrated circuit (MMIC) for E-band transceiver applications is presented in this letter. This MMIC has been fabricated in a commercial $0.1-{\mu}m$ GaAs pseudomorphic high electron mobility transistor (pHEMT) process on a 2-mil thick substrate wafer. The fabricated MMIC chip has been measured to have a high output power performance of over 13 dBm with a high fundamental leakage suppression of more than 38 dBc in the frequency range of 71 to 86 GHz under an input signal condition of 10 dBm. A microstrip coupled line is used at the output circuit of the doubler section to implement impedance matching and simultaneously enhance the fundamental leakage suppression. The fabricated chip is has a size of $2.5mm{\times}1.2mm$.

• 한국산업정보학회논문지
• /
• 제20권1호
• /
• pp.49-55
• /
• 2015

This paper proposes a 2.4 GHz RF oscillator with a very low close-in phase noise performance. This is composed of a low frequency crystal oscillator and three frequency multipliers such as two doubler (X2) and one tripler (X3). The proposed oscillator is implemented as a hybrid type circuit design using a discrete silicon bipolar transistor. The measurement results of the proposed oscillator structure show -115 dBc/Hz close-in phase noise at 10 kHz offset frequency, while only dissipating 5 mW from a 1-V supply. Its close-in phase noise level is very close to that of a low frequency crystal oscillator with little degradation of noise performance. The proposed structure which is consisted of a low frequency crystal oscillator and a frequency multiplier provides new method to implement a low power low close-in phase noise RF local oscillator.

• Journal of electromagnetic engineering and science
• /
• 제14권1호
• /
• pp.25-30
• /
• 2014

This paper discusses the design of a high frequency Greinacher voltage multiplier as rectifier; it has a greater conversion efficiency and higher output direct current (DC) voltage at high power compared to a simple halfwave rectifier. Multiple diodes in the Greinacher voltage multiplier with distributed circuits consume excited power to the rectifier equally, thereby increasing the overall power capacity of the rectifier system. The proposed rectifiers are a Greinacher voltage doubler and a Greinacher voltage quadrupler, which consist of only diodes and distributed circuits for high frequency applications. For each rectifier, the RF-to-DC conversion efficiency and output DC voltage for each input power and load resistance are analyzed for the maximum conversion efficiency. The input power with maximum conversion efficiency of the designed Greinacher voltage doubler and quadrupler is 3 and 7 dB higher, respectively;than that of the halfwave rectifier.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.148-153
• /
• 2011

본 논문에서는 2.9 GHz 입력 신호를 인가하여 5.8 GHz 대의 무선 랜 신호를 생성하는 역 E급 주파수 체배기를 설계하였다. 설계된 역 E급 주파수 체배기는 기존에 제시된 E급 주파수 체배기보다 작은 인덕턴스 소자값을 사용하고 낮은 피크 드레인 전압에 의해 트랜지스터에 걸리는 부담이 적어진다. 측정한 결과 5.8 GHz에서 15dBm이 인가됐을 때 출력 전력은 21 dBm, 체배 이득은 6 dB, 전력 부가 효율은 35 %의 특성을 나타내었다.

• 한국통신학회논문지
• /
• 제32권2A호
• /
• pp.213-219
• /
• 2007

본 논문에서는 입력단에 위상 지연 선로와 하모닉 출력단에 $90^{\circ}$ 하이브리드 결합기를 사용하여 억압특성을 개선한 새로운 구조의 주파수 체배기를 설계 및 제작하였다. 제안된 구조의 주파수 체배기는 출력전력 결합특성과 기본주파수의 억압특성을 개선하였다. $2.13{\sim}2.15GHz$의 주파수를 2체배 하여 $4.26{\sim}4.30GHz$의 신호원을 얻는 능동주파수 2체배기이며, 입력전력이 10dBm일 때 0.79dB 변환이득과 기본주파수에서 -55.54dBc, 3체배 주파수 6.42GHz에서 -44.76dBc, 4체배 주파수 8.56GHz에서 -39.19dBc의 개선된 억압특성값 얻을 수 있었다.

• 한국항행학회논문지
• /
• 제15권4호
• /
• pp.596-601
• /
• 2011

본 논문에서는 간단한 회로구조와 높은 효율을 갖는 스위칭 방식의 E급 주파수 체배기에 대한 연구를 수행하였다. 주파수 체배는 능동소자의 비선형성에 의해 발생하는데 본 논문에서는 FET 능동소자를 간단한 스위치 및 기생소자 성분 모델로 근사하여 특성을 해석하고자 하였다. FET를 입력에 의해 동작하는 스위치 및 기생소자로 모델링하고 E급 주파수 체배기의 정합소자 값을 유도하였다. ADS시뮬레이터를 이용하여 출력 전압과 전류 파형 및 효율을 시뮬레이션하고 기생성분에 따른 변화를 연구하였다. 기생 커패시턴스, 저항, 인덕턴스에 의한 영향을 시뮬레이션하였으며 입력주파수 2.9GHz, 바이어스전압 2V일 때, 출력주파수 5.8GHz에서 기생커패시턴스가 0pF에서 1pF으로 변화함에 따라 드레인효율은 98%에서 28%로 감소하여 기생커패시턴스 CP가 FET의 기생 성분 중 가장 큰 영향을 끼친 것을 확인했다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.127-132
• /
• 2006

본 논문은 입력되는 주파수 대역에 따라 증폭기 및 주파수 체배기로 동작하도록 설계하여, 무선 LAN의 다양한 표준인 802.11a/b/g의 주파수 대역을 만족하는 이중 모우드 증폭기를 설계하였다. 기존의 이중대역 무선 LAM의 경우 동작주파수에 따라 별도의 증폭기를 구성하는 형태였으나, 본 연구에서는 서로 다른 바이어스 조건에 따라 802.11b/g 신호에 대해서는 증폭기로서 동작하고, 802.11a 신호에 대해서는 주파수 체배기로 동작하여 하나의 능동회로를 이용하여 각기 다른 표준의 주파수 대역을 증폭할 수 있도록 하였다. 증폭기로 동작할 경우 약 13dB의 이득과 약 17dBm의 PldB을 얻었으며, 2차 고조파는 약 -37dBc 이하로 억압되었다. 주파수 체배기로 동작할 경우 약 3.3dB의 체배 이득과 약 7.3dBm의 최대 전력을 얻었으며, 3차 고조파는 약 -50dBr 이하로 억압되었다.