• 대한전자공학회논문지TC
• /
• 제47권10호
• /
• pp.43-48
• /
• 2010

비동기 W-CDMA 시스템에서의 초기 셀 탐색 과정은 일반적으로 슬롯 동기 획득, 프레임 동기 획득, 그리고 프라이머리 스크램블링 코드 획득의 3단계로 수행되며, 본 논문에서는 이 중 두 번째 단계인 프레임 동기 획득과정을 고려한다. 프레임 동기 획득 시 P-SCH (primary synchronization channel)로부터 채널을 추정하여 사용하는 방식을 coherent 검출 방식이라 하며, 본 논문에서는 기존의 coherent 검출 방식의 성능 개선을 위해 P-SCH로부터 추정된 채널 값에 1차 순환 필터(first order recursive filter)를 사용하는 간단한 형태의 검출 방식을 제안한다. 컴퓨터 모의실험을 통해 제안된 방식이 기존 방식틀에 비해 주파수 오차 범위가 넓은 환경에서 프레임 동기 검출 성능이 우수함을 보이고자 한다.

• 한국컴퓨터정보학회논문지
• /
• 제18권10호
• /
• pp.63-70
• /
• 2013

본 논문에서는 다중 경로 페이딩 채널을 고려한 환경에서 디지털 M/W전송 시스템의 동기에 관한 모의 시뮬레이터를 구성하여 주파수 동기를 수행하였고, 송신단과 수신단의 주파수 허용 편차(오실레이터 간 오차 범위)로 발생되는 주파수 옵셋에 보상 알고리즘을 적용하여 신호 성좌도(constellation)의 성능 개선 정도를 평가하였다. 성능 분석 결과, 송 수신단의 주파수 허용 편차가 큰 상태에서는 주파수 옵셋을 보상해도 주파수 허용 편차가 이미 크기 때문에 잔류 주파수의 영향을 상대적으로 많이 받게 됨을 알 수 있었다. 결과적으로 송수신단의 주파수 허용 편차에 따라 잔류 주파수 옵셋이 시스템 성능에 큰 영향을 미치게 됨을 알 수 있었다. 본 결과물은 향후 방송중계용 시스템의 대역 이전 시 필요한 주파수 동기 기준으로 활용 가능할 것이다.

• 전력전자학회논문지
• /
• 제13권6호
• /
• pp.447-452
• /
• 2008

본 논문은 단상 그리드전압의 동기화에 가장 적합한 곱형 PLL 시스템을 설계한다. 소신호 해석방법으로 PLL 시스템을 모델링하고, 동기 과도 응답특성뿐만 아니라 동기신호의 왜곡을 고려하여 저역필터의 차단주파수 및 이득의 최적 값을 유도한다. 설계의 성능을 검증하기 위하여, 시뮬레이션 및 실험결과로 차단주파수 및 이득의 변화에 동기신호의 과도응답과 리플성분을 관찰한다.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.53-58
• /
• 2007

OFDM(orthogonal frequency division multiplexing)은 페이딩 환경에서 높은 전송율을 가지는 효율적인 전송 기법이다. 그러나 OFDM 프레임의 시작 시점을 정확히 찾지 못하면 주파수 영역에서 위상회전으로 인해 수신 데이터의 비트오율이 높아진다. 그러므로 코히어런트 OFDM 시스템에선 정수배의 샘플 옵셋뿐만 아니라 소수배의 샘플 옵셋까지 동기를 획득해야 한다. 본 논문에서는 코히어런트 OFDM 시스템에서 수신된 훈련 심볼의 상관관계를 이용하여 0.5 샘플 이전과 이후의 충격응답을 각각 구하고 이들의 차를 이용하여 소수배 샘플 동기를 획득하는 알고리듬을 제안한다. 제안한 심볼 타이밍 동기 기법의 성능을 다중경로 채널과 잡음에 대한 모의실험을 통하여 검증한다.

• Journal of Electrical Engineering and Technology
• /
• 제12권3호
• /
• pp.1101-1107
• /
• 2017

In this paper, a robust and fast grid synchronization method of a three-phase power converter is proposed. The amplitude and phase information of grid voltages are essential for power converters to be properly connected into the utility. The phase-lock-loop in synchronous reference frame has been widely adopted for the three-phase converter system since it shows a satisfactory performance under balanced grid voltages. However, power converters often operate under abnormal grid conditions, i.e. unbalanced by grid faults and frequency variations, and thus a proper active and reactive power control cannot be guaranteed. The proposed method adopts a second order generalized integrator in synchronous reference frame to detect positive sequence components under unbalanced grid voltages. The proposed method has a fast and robust performance due to its higher gain and frequency adaptive capability. Simulation and experimental results show the verification of the proposed synchronization algorithm and the effectiveness to detect positive sequence voltage.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.65-76
• /
• 2004

본 논문에서는 OFDM 기반의 셀룰러 시스템의 하향 링크를 위해 동기화 프리앰블 및 셀 탐색 프리앰블을 포함한 프리앰블 구조를 제안하고, 프리앰블을 이용한 효과적인 하향 링크 동기화 및 셀 탐색 기법을 제안한다. 동기화 과정은 연속적 또는 주기적으로 전송되는 하향 링크 신호를 이용한 초기 심볼 타이밍 추정과 동기화 프리앰블을 이용한 프레임 동기, 시간 및 주파수 동기의 수행 과정으로 이루어지며, 셀 탐색은 셀 탐색 프리앰블을 이용하여 이루어진다. 각각의 동기화와 셀 탐색 과정의 성능을 분석하구 컴퓨터 모의 실험을 통하여 성능 분석 결과를 확인한다. 모의 실험을 통하여 제안된 프리앰블을 이용한 동기화와 셀 탐색 알고리즘은 열악한 셀룰러 환경에서도 강건한 성능을 보임을 확인한다.

• 한국전자파학회논문지
• /
• 제25권4호
• /
• pp.411-417
• /
• 2014

본 논문에서는 LED-ID(Identification) 시스템을 위한 효율적인 프레임 동기화 방식을 제안한다. 프레임 동기화는 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 정상 동작을 위한 필수적인 절차이다. LED-ID 시스템 환경에서는 Bernoulli-Gaussian 잡음이 고려되어진다. OFDM 프레임 동기화 성능을 향상시키기 위해, 시간 영역에서 OFDM 신호에 반복 직교 골드 시퀀스(ROGS: Repeated Orthogonal Gold Sequence)를 추가했다. ROGS의 전력 레벨은 LED-ID 시스템의 정상 동작에 영향을 주지 않는다. ROGS의 우수한 자기상관 및 상호상관 성능 특성으로 인하여 임펄스 잡음 때문에 간섭이 있는 LED-ID 시스템 채널에서 프레임 동기화는 성공적으로 이루어진다.

• 한국통신학회논문지
• /
• 제33권2A호
• /
• pp.159-166
• /
• 2008

본 논문에서는 주파수 도약 위성 통신 시스템에서 정지 궤도 위성의 드리프트로 인해 Early-Late gate 동기 추적 알고리즘으로는 흡 동기를 유지할 수 없는 현상이 발생하는 문제를 해결하기 위한 동기추적 알고리즘을 제안하였다. 위성에 탑재된 역도약-재도약 중계기를 통해 신호가 중계될 때, 위성의 드리프트로 인하여 수신된 홉의 양쪽 에지에서의 에너지 유실 때문에 Early-Late gate 동기추적 알고리즘을 사용했을 경우 홉 동기를 유지할 수 없는 현상이 발생한다. 그러한 문제를 해결하기 위해 기존의 Ranging 거리 정보를 사용한 Early-Late gate 홉 에너지를 비교하는 구조를 변형하여 Inner-Outer gate 홉 에너지를 비교하고 송신타이밍을 예측하여 동기를 추적하는 Anti-Shrink 알고리즘을 제안하였다. 시뮬레이션 결과, 제안된 알고리즘은 기존의 내부-외부 에너지비율 알고리즘보다 우수하고, Ranging 거리정보를 사용한 Early-Late gate 동기추적 알고리즘보다 성능은 유사하지만 Ranging 정보를 사용하지 않고도 에너지 손실이 적어 위성의 드리프트에 robust하게 동기유지가 가능하다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.47-48
• /
• 2013

In order to evaluate the response of the grid-connected systems, Phase lock technology is widely used in power electronic devices to obtain the phase angle, amplitude, and frequency of the grid voltage because phase locked loop (PLL) algorithms are very important for grid synchronization and monitoring in the grid connected power electronic devices. This paper presents a performance evaluation in tracking grid angular frequency through single phase synchronization techniques which are an enhanced PLL (EPLL), second-order generalized integrator-PLL (SOGI-PLL), and second-order generalized integrator-frequency locked loop (SOGI-FLL). These techniques are properly analyzed through several steps to get the best technique which can track the frequency accurately and smoothly.

• 한국통신학회논문지
• /
• 제32권2A호
• /
• pp.169-178
• /
• 2007

본 논문에서는 SC-FDE(Single Carrier with Frequency Domain Equalization) 시스템의 수신 성능을 최적화하기 위한 신호 구조와 수신기 설계 방안을 제안한다. 기존의 SC-FDE 시스템은 수신단에서 신호 복조를 위해 이용되는 파일럿 신호가 시간 영역에서 생성되기 때문에 주파수 영역 전력 분포가 불균일하여 채널 등화 과정에서의 오류를 발생시키며, 이는 수신기 성능 열화의 주요인으로 작용한다. 본 논문에서는 기존 방식의 단점을 보완하기 위해 시간과 주파수 영역 모두에서 전력 분포가 일정한 CAZAC(Constant Amplitude Zero Auto-Correlation) sequence를 응용하여 이를 반복하는 형태로 파일럿 신호를 생성함으로써 수신 성능을 향상시킬 수 있는 신호 구조를 설계하였으며, 이에 적합한 수신기 구조를 제시한다. 컴퓨터 시뮬레이션을 통해 이동 무선 채널 환경에서 제안된 구조가 기존의 구조에 비해 프레임과 주파수 동기 그리고 채널 등화의 관점에서 더욱 우수한 성능을 보임을 입증하였다.