• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.28-33
• /
• 2006

본 논문은 시리얼 링크를 위한 레퍼런스 클록이 없고 4x 오버샘플링 방식의 위상 및 주파수 검출기 구조를 갖는 하프 레이트 클록 및 데이터 복원 회로를 제안하였다. 위상 검출기는 4개의 업/다운 신호를 생성함으로써 위상 에러를 검출하고, 주파수 검출기는 위상 검출기 출력에 의해 만들어진 업/다운 신호를 이용하여 주파수 에러를 검출한다. 그리고 위상 검출기와 주파수 검출기의 여섯 개 신호는 전하 펌프로 흘러 들어가는 전류의 양을 조절한다. 네 개의 차동 버퍼로 구성된 VCO는 4x 오배샘플링을 위한 8개의 클록을 생성한다. 0.18um CMOS 공정을 사용하였고, 실험 결과 제안된 회로는 3.125Gbps의 속도로 클록과 데이터를 복원해 낼 수 있었다. 제안된 구조의 PD와 FD를 사용하여 24%의 넓은 트래킹 주파수 범위를 가진다. 측정된 클록의 지터(p-p)는 약 14ps였다. CDR은 1.8v의 단일 전원 공급기를 사용하였고, 전력소모는 약 140mW이다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.130-134
• /
• 2008

본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

• 한국음향학회지
• /
• 제28권4호
• /
• pp.401-407
• /
• 2009

본 논문에서는 주파수 영역에서의 가우시안 혼합 모델 (Gaussian Mixture Model, GMM) 기반의 새로운 동시통화 검출 (Double-talk Detection, DTD) 알고리즘을 제안한다. 구체적으로 주파수 영역에서의 음향학적 반향억제 (Acoustic Echo Suppression, AES)를 위한 동시 통화 검출 알고리즘을 구성하기 위해 기존의 시간 영역에서의 동시통화 검출에 사용되는 상호 상관계수를 이산 푸리에 변환을 통해 16개 채널의 주파수 영역으로 변환하였다. 이러한 주파수 영역에서의 상호 상관계수를 GMM의 보다 효과적인 구성을 위해 통계적 분류 특성에 근거하여 우수한 7개를 선별하였다. 본 논문은 이러한 특징 벡터로 패턴인식에서 우수한 성능을 보이는 GMM을 구성하였으며 원단화자만 있는 구간, 동시통화 구간, 근단 화자만 있는 구간을 우도 (Likelihood) 비교에 따라 분류함으로써 별도의 원단 화자 신호에 대한 음성 검출기 (Voice Activity Detector, VAD)의 사용 없이 잡음환경과 반향 경로 변화에서 강인한 동시통화 검출 알고리즘을 제안한다. 다양한 실험 결과 제안된 방법은 기존의 상호 상관계수를 고정된 문턱 값과 가부 비교하여 동시 통화 구간을 검출하는 hard decision 방법에 비해 검출 오류 확률 (Detection Error Probability)을 비교한 결과 우수한 성능을 보였다.

• 전기의세계
• /
• 제22권1호
• /
• pp.35-41
• /
• 1973

An automatic point traffic control method is recommended for more idealistic traffic flow over coarse road netowrks. The automatic control apparatus recommended, consists of a transceiver, amplifier, digital-to-analog converter, signal light controller for emergency and steady state, and digital counter as monitor. The transmitter sends a signal to the target vy means of Microwave-FM-CW and a diode detector picks up the echo signal. Thus the operation of the entire system will be carried out through an open loop state. Some factors necessary for an ideal detector system are rapid response, longevity and stability. An analytical method of the Doppler effect substitutes the conventional frequency deviation into the amplitude of detector output. The changing rate of amplitude is proportional to the voltage of the detector output. Some induced formula from Maxwell's radiation field theory ensures this new method, and, new method, and proves the fact with an experimental data presentation. Stability depends upon Klystron as an oscillator and a diode as a detector. the transceiver installation affects on the response and sensitivity of the system. In accordance with the detector output, several targets are easily classified by amplitudes on the scope. The traffic flow, i.e., target movement which is analyzed by the amplitude method, is shown through the scope and indicates it on the digital counter. The best efficiency for the amplitude analysis can be attained through use of an antenna having the highest sensitivity.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2000년도 전력전자학술대회 논문집
• /
• pp.368-371
• /
• 2000

The PLL(Phase-Locked Loop) techniques re employed to make the switching frequency of a resonant inverter follow the resonant frequency which may vary due to the load variations during operation. The conventional design guide of PLL is not suitable in these case since the inverter characteristics are not considered. In this paper the phase characteristics of a resonant inverter is analysed and added to the closed loop. And the design of PLL with digital phase detector is illustrated for the output frequency to track the resonant frequency of the inverter.

• 대한음성학회지:말소리
• /
• 제48호
• /
• pp.155-173
• /
• 2003

This paper proposes a noise reduction-based speech detection method under telephone channel environments. We adopt the AURORA front-end noise reduction algorithm based on the two-stage mel-warped Wiener filter approach as a preprocessor for the frequency domain speech detector. The speech detector utilizes mel filter-bank based useful band energies as its feature parameters. The preprocessor firstly removes the adverse noise components on the incoming noisy speech signals and the speech detector at the next stage detects proper speech regions for the noise-reduced speech signals. Experimental results show that the proposed noise reduction-based speech detection method is very effective in improving not only the performance of the speech detector but also that of the subsequent speech recognizer.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.394-397
• /
• 2002

A design study of phase detectors for the 2.5 Gb/s CDR circuit using a standard 0.18-${\mu}{\textrm}{m}$ CMOS process has been performed. The targeted CDR is based on the phase-locked loop and thus it consists of a phase detector, a charge pump, a LPF, and a VCO. For high frequency operation of 2.5 Gb/s, phase detector and charge pump, which accurately compare phase errors to reduce clock jitter, are critical for designing a reliable CDR circuit. As a phase detector, the Hogge phase detector is selected but two transistors are added to improve the performance of the D-F/F. The charge pump was also designed to be placed indirectly input and output.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.706-711
• /
• 2014

A low power 6-bit flash ADC that uses an input voltage range detection algorithm is described. An input voltage level detector circuit has been designed to overcome the disadvantages of the flash ADC which consume most of the dynamic power dissipation due to comparators array. In this work, four digital input voltage range detectors are employed and each input voltage range detector generates the specific clock signal only if the input voltage falls between two adjacent reference voltages applied to the detector. The specific clock signal generated by the detector is applied to turn the corresponding latched comparators on and the rest of the comparators off. This ADC consumes 68.82 mW with a single power supply of 1.2V and achieves 4.3 effective number of bits for input frequency up to 1 MHz at 500 MS/s. Therefore it results in 4.6 pJ/step of Figure of Merit (FoM). The chip is fabricated in 0.13-um CMOS process.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 C
• /
• pp.1945-1947
• /
• 2000

In this paper, we manufactured the detector which is detecting the periodical distribution of arrival time about pulsed leaky noise. The frequency range were analyzed optimally pulsed leaky noise in detector design. With results we can make the detector for leaky noise from the bad insulator.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2005년도 추계학술대회 논문집
• /
• pp.777-782
• /
• 2005

In this paper, we designed and fabricated a partial discharge (PD) detector to diagnose the soundness of CNCV cables by analyzing PD pulses and to predict discharge locations. The PD detector is consisted of a coupling network with a discharge free capacitor and a detection impedance, a voltage follower and a low noise amplifier. Lower cut-off frequency of the detector is adjusted at 175kHz to block AC voltage and to pass discharge pulse only. The discharge location could be obtained by the time of arrival method using travelling wave propagation theory. In a laboratory test on an eighty meter CV cable, we could position the discharge location within a two meter error.