• 방송공학회논문지
• /
• 제16권3호
• /
• pp.530-541
• /
• 2011

본 논문에서는 패킷 오류가 발생하는 IP 망을 통해 비디오 전송 서비스를 제공하기 위한 효율적인 망 적응적 ARQ 기반의 오류 제어 기법을 제안한다. 재전송에 요구되는 지연시간이 허용되고 재전송을 위한 피드백 채널의 사용이 가능한 경우, IP 망에서 패킷 손실이 발생하면 수신 단말은 서버에게 손실된 패킷의 재전송을 요청할 수 있다. 그러나 망 상황과 동시에 전송되는 피드백 메시지의 수를 고려하지 않고 무조건적인 재전송을 요청할 경우 손실된 패킷이 복호화에 필요한 시점까지 도착할 것인지가 보장되지 않는다. 제안된 ARQ 기법은 추정된 망 상태를 기반으로 조건적으로 재전송 요청 여부를 결정하고, 유효한 재전송 요청 시점을 결정하여 보다 효율적인 ARQ가 적용될 수 있도록 한다. 제안된 망 적응적 ARQ 기반의 오류 제어 기법의 성능을 검증하기 위하여, 패킷 손실 네트워크 환경을 NIST-Net을 기반으로 구현하며 실험 결과를 통해 제안된 기법의 우수한 오류 강인 성능을 검증한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권9호
• /
• pp.4398-4417
• /
• 2017

Multi-user Multiple-Input and Multiple-Output (MU-MIMO) has potential for prominently enhancing the capacity of wireless network by simultaneously transmitting to multiple users. User selection is an unavoidable problem which bottlenecks the gain of MU-MIMO to a great extent. Major state-of-the-art works are focusing on improving network throughput by using Channel State Information (CSI), however, the overhead of CSI feedback becomes unacceptable when the number of users is large. Some work does well in balancing tradeoff between complexity and achievable throughput but is lack of consideration of fairness. Current works universally ignore the rational utilizing of time resources, which may lead the improvements of network throughput to a standstill. In this paper, we propose TOUSE, a scalable and fair user selection scheme for MU-MIMO. The core design is dynamic-time-warping-based user selection mechanism for downlink MU-MIMO, which could make full use of concurrent transmitting time. TOUSE also presents a novel data-rate estimation method without any CSI feedback, providing supports for user selections. Simulation result shows that TOUSE significantly outperforms traditional contention-based user selection schemes in both throughput and fairness in an indoor condition.

• 한국항행학회논문지
• /
• 제10권3호
• /
• pp.256-262
• /
• 2006

본 논문에서는 증폭기의 비선형 특성인 AM/AM 과 AM/PM 현상을 보상해주는 새로운 형태의 선형화기를 제안하였다. 이 선형화기는 공통 이미터 증폭기와 쇼트키 다이오드를 이미터와 접지 사이에 연결한 형태로 구성되어 있어, 쇼트키 다이오드의 접합 저항 값이 변화함에 따라 이득 증가 와 위상 확장 특성을 얻을 수 있다. 이러한 결과를 이용하여 증폭기의 비선형 특성을 개선시킬 수 있으며, 셀룰라 기지국 주파수 밴드의 증폭기를 제작하여 증폭기의 비선형 특성 개선을 확인하였다. 반송파 2톤 신호를 인가하였을 때, 주파수 간격이 1MHz에서 3차 혼변조 신호는 10.4dB 개선되었고, IS-95 CDMA 1FA 신호에서는 인접채널 전력비가 9.6dB 개선됨을 확인하였다.

• 한국정보통신학회논문지
• /
• 제12권2호
• /
• pp.343-351
• /
• 2008

본 논문에서는 기존에 제안되었던 정진폭 부호화된 다중 부호 이진 직교(CACB: Constant Amplitude Coded Multicode Biorthogonal) 변조 방식을 고속화 하는 기술로서 CACB의 구조를 유지하면서 직교 위상 진폭 변조(QAM: Quadrature Amplitude Modulation) 방식을 적용하여 대역폭 효율(BE: Bandwidth Efficiency)을 증가시킴으로써 전송률을 높일 수 있는 방식에 대하여 연구한다. 또한 수신단에서 최단 거리 선택 알고리즘(MDSA: Minimum Distance Selection Algorithm)을 이용한 QAM 연판정(SD: Soft Decision) 복조기를 통한 성능 개선 방법을 제안한다. 마지막으로 실제 구현시 다중 경로 페이딩(MPF: Multipath Fading)에서 강한 시스템을 구성할 수 있도록 하는 결정궤환 등화기(DFE: Decision Feedback Equalizer)의 적용 방안을 제시한다. 제안된 방식은 향후 고속의 전송을 요구하는 무선 개인 영역 네트워크(WPAN: Wireless Personal Area Network)의 물리층(PHY: Physical Layer) 표준으로 사용될 수 있다.

• 대한임베디드공학회논문지
• /
• 제14권2호
• /
• pp.87-96
• /
• 2019

Low power issue is one of the most critical problems in the Internet of Things (IoT), which are powered by battery. To solve this problem, various approaches have been presented so far. In this paper, we propose a method to reduce the power consumption by reducing the numbers of accesses into the flash memory consuming a large amount of power for on-chip software execution. Our approach is based on using cooperative logging structure to distribute the sampling overhead in single sensor node to adjacent nodes in case of rare-event applications. The proposed algorithm to identify event occurrence is newly introduced with negative feedback method by observing difference between past data and recent data coming from the sensor. When an event with need of flash access is determined, the proposed approach only allows access to write the sampled data in flash memory. The proposed event detection algorithm (EDA) result in 30% reduction of power consumption compared to the conventional flash write scheme for all cases of event. The sampled data from the sensor is first traced into the random access memory (RAM), and write access to the flash memory is delayed until the page buffer of the on-chip flash memory controller in the micro controller unit (MCU) is full of the numbers of the traced data, thereby reducing the frequency of accessing flash memory. This technique additionally reduces power consumption by 40% compared to flash-write all data. By sharing the sampling information via LoRa channel, the overhead in sampling data is distributed, to reduce the sampling load on each node, so that the 66% reduction of total power consumption is achieved in several IoT edge nodes by removing the sampling operation of duplicated data.

• 정보보호학회논문지
• /
• 제13권5호
• /
• pp.137-145
• /
• 2003

무선통신의 발달로 인해 사람들은 언제, 어디서나 서로 통화할 수 있는 시대에 살고 있다. 하지만, 이동통신의 개방성은 심각한 보안위협에 노출되며, 안전한 통신채널을 제공하기 위해 이동통신망에서 보안은 필수적이다. 이동통신망의 보안을 위해서 사용하는 가장 일반적인 방법중의 하나는 스트림 암호이다. 일반적으로, 이 스트림 암호는 LFSR (Linear Feedback Shift Reigster)을 주로 사용하여 구현된다. 본 고에서는 이동통신망의 스트림 암호의 비도를 향상시키기 위해서 블록 암호알고리즘에서 주로 사용하는 S박스의 변형된 메커니즘을 제안하며. 이 메커니즘은 랜덤성을 고려한 3개의 변형된 S박스 메커니즘이다. 일반적으로, S박스는 비선형 특성을 가진 함수로서 임의 데이터를 공격에 더 강하도록 만들어준다. 제안된 알고리즘의 랜덤성 테스트는 Ent 의사난수 테스트 프로그램을 사용하고, 실험결과 각각의 테스트에서 기존의 스트림 알고리즘보다 더 좋은 랜덤성과 serial correlation coefficient를 가진다는 것을 증명한다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.40-48
• /
• 2013

본 논문에서는 0.18um CMOS(1P6M) 공정을 이용하여 무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기(TIA) 어레이 회로를 구현하였다. 트랜스임피던스 증폭기 어레이 구조는 전압모드 $4{\times}4$ 채널 Inverter TIA 어레이와 전류모드 $4{\times}4$ 채널 Common-Gate(CG) TIA 어레이 두 가지를 설계했으며, 전체적으로 $4{\times}8$의 32-채널을 갖도록 설계하였다. 먼저, Inverter TIA는 피드백 저항을 가진 Inverter 입력구조와 CML 출력버퍼단으로 구성되어 있으며, 저잡음 및 저전력 특성뿐 아니라, virtual ground를 갖도록 설계함으로써 DC 전류조절이 가능하여 이득과 출력 임피던스 컨트롤이 가능하도록 하였다. 또한, CG-TIA는 on-chip bandgap reference로부터 bias 전압을 이용하고, 소스팔로워 출력버퍼를 사용하여 고주파수 이득을 높였으며, 기본적인 구조 상 CG-TIA는 채널당 칩 면적이 Inverter TIA에 비해 1.26배 작게 설계되었다. 포스트 레이아웃 시뮬레이션 결과, 제안한 Inverter TIA 어레이는 각 채널당 57.5-dB${\Omega}$ 트랜스임피던스 이득, 340-MHz 대역폭, 3.7-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 및 2.84-mW (16채널 45.4-mW) 전력소모를 가졌다. CG-TIA 어레이는 채널당 54.5-dB${\Omega}$ 트랜스임피던스 이득, 360-MHz 대역폭, 9.17-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 4.24-mW (16채널 67.8-mW) 전력소모를 가졌다. 단, 펄스 시뮬레이션 결과, CG-TIA 어레이가 200-500-Mb/s 동작속도에서 훨씬 깨끗하게 구분 가능한 출력펄스를 보였다.

• 대한전자공학회논문지TC
• /
• 제40권1호
• /
• pp.24-36
• /
• 2003

IMT-2000 서비스의 전송제한은 3GPP에 규정하고 있다. IS-95A 서비스보다 IMT-2000 서비스는 3배의 대역폭을 가짐으로 해서 Peak to Average가 높아졌고, 이 때문에 인접채널에 대한 영향을 줄이는 쪽으로 더 주위 깊게 설계하여야 하는 어려움이 발생하였다. 이러한 요소에 가장 민감하게 동작하는 모듈이 이동통신 시스템에 최종단에 위치하여 멀리까지 서비스를 가능케 하는 HPA(High Power Amplifier)이다. HPA는 Pl㏈ 근처에 동작시킴으로 인해 3차 5차 신호로 인해 인접채널에 영향을 미치며, 신호가 포화됨으로 인해 왜곡이 발생한다. 이에 HPA를 어떻게 선형화 시킬 수 있을 것이냐가 중요한 요소로써 작용하는데, 본 논문에서는 가장 복잡한 구조로 이루어져 있지만 선형화 방법에 있어 탁월한 개선 능력을 갖는 Feed-forward 방식을 설계 제작하였다. 본 논문은 Feed-forward의 1차 궤환부인 신호 제거 궤환부에서 얻어진 전류를 검출하여 알고리즘을 수행케 함으로써 환경변화에서도 무리 없이 동작하는 적응형 40Watt Feed-forward 선형화 증폭기가 되도록 하였다. 일반적인 RF 출력 신호를 검출하는 방식은 회로가 복잡하며, 합성기 출력에서 검출을 하기 때문에 신호검출의 정확성에서도 떨어지는 단점이 있다. 또한 선형화 증폭기의 최종 출력에서의 에러 신호를 감지하여 최적화시키는 알고리즘 역시 기존 방식인 Pilot 신호를 이용하지 않고 에러량 검출 방식을 적용하셔 W-CDMA용 선형화 증폭기가 되도록 하였다. 결과적으로 54㏈의 이득특성을 얻으면서 IW에서 40W 출력시까지 어느 동작에서도 30㎑ 대역폭 내에서 -26㏈m Max@3.515㎒ ACPR(Adjacent Channel Power Ratio) 특성, 48㏈c Max@±5㎒ ACLR (Adjacent Channel Leakage Power Ratio) 특성을 모두 만족하여 3GPP의 국제규격을 만족하는 선형화 증폭기가 되도록 하였다.

• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.32-39
• /
• 2009

송신 단에서 채널 상태 정보를 알고 있는 폐루프 시스템은 개방 루프 시스템에 비하여 더 효율적인 전송을 수행할 수 있다. 그러나 실제 시스템은 제한된 피드백 채널을 가지므로 송신단에서 완벽한 채널 정보를 알 수 없으며, 따라서 부분 채널 정보를 활용하는 시스템의 설계가 중요한 요소로 부각되고 있다. 특히, 모바일 환경에서는 사용자의 이동성으로 인하여 채널 상태가 유동적으로 변화하며 이는 성능의 열화를 초래한다. 본 논문에서는 비트 인터리버와 결합한 부호화된 직교 주파수 다중 분할(BIC-OFDM; Bit-Interleaved Coded Orthogonal Frequency Division Multiplexing) 시스템을 위하여 채널 변화에 적절히 대응하는 적응 변조 코딩 기법을 제안한다. 합리적인 피드백 정보량을 통해, 제안하는 기법은 도플러 확산에 의한 채널 변화를 보상하여 향상된 성능을 제공한다. 실험 결과를 통해 제안하는 기법이 정확한 비트 에러율의 추정을 통한 성능 이득을 가짐을 확인한다.

• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.45-51
• /
• 2003

본 논문에서는 2-패턴 테스트를 고려한 스캔 기반 BIST 구조를 제안한다. 제안하는 BIST는 STUMPS 구조론 기반으로 하고 있다. STUMPS 구조는 테스트 생성기로 선형 귀환 시프트 레지스터(LFSR)를 사용하고, 응답 압축기로는 다중 입력 시프트 레지스터(MISR), 그리고 다중 스캔 패스 구성에는 시프트 레지스터 래치(SRL)을 사용한다. 제안하는 BIST 구조에서는 degenerate MISR이 SRL 채널을 구성하도록 하여, STUMPS 기법에 비하여 원래 회로에 부가되는 BIST 회로의 크기를 줄이고 전체 시스템의 성능에 거의 영향을 주지 않도록 한다. 클럭 당 테스트와 스캔 당 테스트가 모두 지원되는 구조로 설계되며, 특히 스캔 당 테스트에서 스캔 데이터의 회로에 대한 영향을 억제하여 회로의 전력 소모를 크게 줄일 수 있다. ISCAS 89 벤치마크 회로에 대한 실험 결과로부터, SRL 채널 내 데이터의 해밍 거리를 고려하여 제안된 BIST가 경로 지연 고장의 검출에도 적용될 수 있음을 확인한다.