• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 International Symposium
• /
• pp.219-225
• /
• 2002

This paper presents a novel "bumpless flip chip package"for cost! performance driven devices. Using the conventional electroplating and etching processes, this package enables the production of fine pitch BGA up to 256 I/O with single layer routing. An array of circuitry down to $25-50{\mu}{\textrm}{m}$ line/space is fabricated to fan-in and fan-out of the bond pads without using bumps or substrate. Various types of joint methods can be applied to connect the fine trace and the bond pad directly. The resin-filled terminal provides excellent compliancy between package and the assembled board. More interestingly, the thin film routing is similar to wafer level packaging whereas the fan-out feature enables high lead count devices to be accommodated in the BGA format. Details of the design concepts and processing technology for this novel package are discussed. Trade offs to meet various cost or performance goals for selected applications are suggested. Finally, the importance of design integration early in the technology development cycle with die-level and system-level design teams is highlighted as critical to an optimal design for performance and cost.

• 마이크로전자및패키징학회지
• /
• 제27권1호
• /
• pp.37-43
• /
• 2020

Fan-out wafer level packaging (FOWLP) 재배선 적용을 위한 Ti 박막과 WPR 절연층 사이의 계면 신뢰성을 평가하기 위해, O₂ 플라즈마 전처리 및 후속 열처리 시간에 따라 90° 필 테스트를 진행하였다. O₂ 플라즈마 전처리 시간이 증가 할수록 계면 접착력이 감소하다가 유지되는 거동을 보였으며, 이는 과도한 O₂ 플라즈마 전처리가 WPR 절연층 내의 C-O-C 또는 C=O 결합을 끊어 WPR 표면이 손상을 받아 계면 접착력이 저하된 것으로 판단된다. 또한 O₂ 플라즈마 전처리를 30초 진행한 시편을 150℃ 후속 열처리 진행한 결과, 계면 접착력이 0시간에서 24시간까지는 감소하였으나, 100시간까지 유지되는 거동을 보였다. 이는 고온에 취약한 WPR 절연층이 과도한 열처리로 인해 손상되어 계면 접착력이 급격히 감소하다가 유지되는 것으로 판단된다. 따라서, 절연층 소재에 대한 최적의 플라즈마 전처리 조건을 확보하는 것이 FOWLP 재배선의 계면신뢰성 향상을 위한 핵심요소임을 알 수 있다.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.124-130
• /
• 2023

Recently, fan out wafer level packaging, which enables high integration, miniaturization, and low cost, is being rapidly applied in the semiconductor industry. In particular, FOWLP is attracting attention in the mobile and Internet of Things fields, and is recognized as a core technology that will lead to technological advancements such as 5G, self-driving cars, and artificial intelligence in the future. However, as chip density and package size within the package increase, FOWLP warpage is emerging as a major problem. These problems have a direct impact on the reliability and electrical performance of semiconductor products, and in particular, cause defects such as vacuum leakage in the manufacturing process or lack of focus in the photolithography process, so technical demands for solving them are increasing. In this paper, warpage simulation according to the thickness of FOWLP material was performed using finite element analysis. The thickness range was based on the history of similar packages, and as a factor causing warpage, the curing temperature of the materials undergoing the curing process was applied and the difference in deformation due to the difference in thermal expansion coefficient between materials was used. At this time, the stacking order was reflected to reproduce warpage behavior similar to reality. After performing finite element analysis, the influence of each variable on causing warpage was defined, and based on this, it was confirmed that warpage was controlled as intended through design modifications.

• 마이크로전자및패키징학회지
• /
• 제25권2호
• /
• pp.41-48
• /
• 2018

Fan-out wafer level packaging (FOWLP) 적용을 위한 최적의 Cu 재배선 계면접착에너지 측정방법을 도출하기 위해, 전기도금 Cu 박막과 WPR 절연층 계면의 정량적 계면접착에너지를 $90^{\circ}$ 필 테스트, 4점 굽힘 시험법, double cantilever beam (DCB) 측정법을 통해 비교 평가 하였다. 측정 결과, 세 가지 측정법 모두 배선 및 패키징 공정 후 박리가 일어나지 않는 산업체 통용 기준인 $5J/m^2$보다 높게 측정되었다. 또한, DCB, 4점 굽힘 시험법, $90^{\circ}$ 필 테스트 순으로 계면접착에너지가 증가하는 거동을 보였는데, 이는 계면파괴역학 이론에 의해 위상각 증가에 따라 이종재료 계면균열 선단의 전단응력성분 증가에 따른 소성변형에너지 및 계면 거칠기 증가 효과에 의한 것으로 설명이 가능하다. FOWLP 재배선에 대한 최적의 계면접착에너지 도출을 위해서는 시편제작 공정, 위상각 차이, 정량적 측정 정확도 및 결합력 크기 등을 고려하여 4점 굽힘 시험법 또는 DCB 측정법을 적절히 혼용 사용하는 것이 타당한 것으로 판단된다.

• 반도체디스플레이기술학회지
• /
• 제17권4호
• /
• pp.42-45
• /
• 2018

As The semiconductor decrease from 10 nanometer to 7 nanometer, It is suggested that "More than Moore" is needed to follow Moore's Law, which has been a guide for the semiconductor industry. Fan-Out Wafer Level Package(FOWLP) is considered as the key to "More than Moore" to lead the next generation in semiconductors, and the reasons are as follows. the fan-out WLP does not require a substrate, unlike conventional wire bonding and flip-chip bonding packages. As a result, the thickness of the package reduces, and the interconnection becomes shorter. It is easy to increase the number of I / Os and apply it to the multi-layered 3D package. However, FOWLP has many issues that need to be resolved in order for mass production to become feasible. One of the most critical problem is the warpage problem in a process. Due to the nature of the FOWLP structure, the RDL is wired to multiple layers. The warpage problem arises when a new RDL layer is created. It occurs because the solder ball reflow process is exposed to high temperatures for long periods of time, which may cause cracks inside the package. For this reason, we have studied warpage in the FOWLP structure using commercial simulation software through the implementation of the reflow process. Simulation was performed to reproduce the experiment of products of molding compound company. Young's modulus and poisson's ratio were found to be influenced by the order of influence of the factors affecting the distortion. We confirmed that the lower young's modulus and poisson's ratio, the lower warpage.

• 마이크로전자및패키징학회지
• /
• 제30권2호
• /
• pp.52-59
• /
• 2023

팬 아웃 웨이퍼 레벨 패키지의 Cu 재배선층 적용을 위해 Ti 확산방지층과 폴리벤즈옥사졸(polybenzoxazole, PBO) 절연층 사이의 계면 신뢰성을 평가하였다. PBO 경화 온도 및 고온/고습 시간에 따라 4점 굽힘 시험으로 정량적인 계면접착에너지를 평가하였고, 박리계면을 분석하였다. 175, 200, 및 225℃의 세 가지 PBO 경화 온도에 따른 계면접착에너지는 각각 16.63, 25.95, 16.58 J/m² 로 200℃의 경화 온도에서 가장 높은 값을 보였다. 박리표면에 대한 X-선 광전자 분광분석 결과, 200℃에서 PBO 표면의 C-O 결합의 분율이 가장 높으므로, M-O-C 결합이 Ti/PBO 계면접착 기구와 연관성이 높은 것으로 판단된다. 200℃에서 경화된 시편을 85℃/85% 상대 습도에서 500시간 동안 고온/고습 처리 하는 동안 계면접착에너지는 3 .99 J/m²까지 크게 감소하였다. 이는 고온/고습 처리동안 Ti/PBO 계면으로의 지속적인 수분 침투로 인해 계면 근처 PBO의 화학결합이 약해져서 weak boundary layer를 형성하기 때문으로 판단된다.