• 제어로봇시스템학회논문지
• /
• 제10권3호
• /
• pp.261-266
• /
• 2004

Recently, a variety of intelligent robots are developed for the personal purpose beyond the industrial application. These intelligent robots have ranges of sensors, actuators, and control algorithms to their application. In this paper we propose a reconfigurable robot controller, $SR^2$c (The SOPC-based Reconfigurable Robot Controller), based on SOPC (System on a Programmable Chip), that can be reconfigurable easily by software. The proposed robot controller contains not only a processing module but also robot-specific IP's. To show a feasibility of the proposed robot controller, a small entertainment robot, Wizard-4 is implemented with a single chip controller as proposed in this paper.

• 융합신호처리학회논문지
• /
• 제6권4호
• /
• pp.191-197
• /
• 2005

2족 보행을 특징으로 하는 인간형 로봇은 구동해야할 관절의 수가 매우 많으며, 로봇의 보행 상태 등을 인식하기 위하여 다양한 센서의 활용이 필요하다. 본 논문에서는 21개의 RC 서보 모터를 사용한 소형의 2족 보행 로봇의 제어기의 구조를 제안하고 구현한다. 제안된 제어기는 호스트 PC와 DSP를 사용한 주 제어기, 그리고 FPGA를 사용한 보조 제어기의 계층 구조를 갖는다. 호스트 PC에서는 보폭, 보행 시간 등과 같은 보행 파라미터에 따른 로봇의 보행 데이터를 생성하여 주 제어기로 전송하고, TI사에서 제어용으로 출시된 DSP 칩인 TMS320LF2407A를 사용하여 구현된 주 제어기에서는 보조 제어기를 통하여 21개의 RC 서보 모터를 구동한다. 또한 주 제어기와 2축 가속도 센서를 인터페이스하여 보행 바닥면의 경사도에 따른 균형잡기 실험과 기울어진 바닥면의 기울기를 검출하여 경사면 보행이 가능함을 보인다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.109-116
• /
• 2003

본 논문에서는 LCD 패널 제어를 위한 UXGA급 LCD 컨트롤러를 제안하였다. 제안한 컨트롤러는 전화면 디스플레이를 위해 입력 해상도와 출력 해상도 간의 최대 공약수를 이용하여 화면의 확대 기능을 지원하며, 확대 영상의 질을 높이기 위해 입력 영상의 움직임을 3 단계로 구분해서 검출하여 각 단계에 따라 서로 다른 보간 알고리즘을 사용하는 방법을 제안하였다. 제안한 알고리즘의 정량적인 성능 평가를 위해 PSNR을 도입하였으며, 다양한 실험 영상을 이용하여 기존의 알고리즘과 비교 분석을 수행하였다. 그리고 제안한 움직임 검출기의 움직임 검출 성능 평가를 위해 시각적 검증 및 화소 변화 추정을 도입하였다. 제안한 컨트롤러는 VHDL을 이용해 설계되었으며, 기능적 시뮬레이션을 통하여 각각의 세부 블록들의 기능을 검증하고 Xilinx VirtexE FPGA를 이용해 회로 합성을 수행하였다.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.91-100
• /
• 2016

FPGA 기반 실시간 영상 워핑 시스템에서는 영상 픽셀 정보의 빠른 읽기와 메모리 접근 횟수의 감소를 위하여 영상 캐시를 활용하지만, 일반 컴퓨터 시스템의 캐시 알고리즘은 캐시 부적중(cache miss)에 의한 시간 지연과 복잡한 온라인(on-line) 연산 구조로 인하여 실시간 성능 구현에 어려움이 있다. 본 논문에서는 FPGA 기반 실시간 영상 워핑을 위한 단순한 구조의 영상 캐시 알고리즘을 제안한다. 영상 워핑에서의 픽셀 데이터 접근 순서는 워핑에 적용할 2D 좌표변환 관계에 의하여 결정되며 매 영상 프레임에서 반복되는 특성이 있다. 따라서, 캐시 로드(cache load)에 관한 사항을 오프라인(off-line)에서 미리 프로그램함으로써 캐시 부적중 상황이 발생하지 않음을 보장할 수 있고, 그 결과 온라인에서의 연산이 감소하여 캐시 컨트롤러의 구조가 단순해진다. FPGA를 활용한 전체 시스템 구조를 제시하고, 실험을 통하여 제안하는 영상 캐시 알고리즘의 정확성과 타당성을 확인한다.

• 한국정보통신학회논문지
• /
• 제14권9호
• /
• pp.2023-2030
• /
• 2010

본 논문에서는 3차원 그래픽스 시스템에 적용 가능한 고성능 스캔변환회로를 설계하고 FPGA로 구현한 내용을 기술한다. 스캔변환회로의 성능을 높이기 위하여 본 논문에서는 계층적 타일기반 탐색기법과 SIMD 구조를 적용한 스캔변환회로 구조를 제안한다. 제안한 스캔변환회로는 Xilinx Vertex4 LX100 FPGA 디바이스에서 약 124Mhz로 동작가능하며, 실제 연산결과의 올바른 출력을 확인하기 위해 셰이더, 텍스처 매핑회로 그리고 $240{\times}320$ 컬러 TFT-LCD의 컨트롤러를 설계하여 통합하였다. FPGA상에 구현된 스캔변환회로는 약 311Mpixels/sec의 픽셀 생성율을 가지므로 데스크 탑 PC용 3차원 그래픽스 시스템뿐만 아니라 고성능을 요구하는 모바일 3차원 그래픽스 시스템에도 적용 가능하다.

• 한국정보통신학회논문지
• /
• 제25권2호
• /
• pp.259-266
• /
• 2021

USB 버스는 편리하게 사용할 수 있고 빠르게 데이터를 전송하는 장점이 있어서, FPGA 개발보드와 PC 사이의 표준적인 인터페이스이다. 본 논문에서는 Cypress FX3 USB 3 브릿지 칩에 대한 slave FIFO 인터페이스를 사용하여 FPGA 검증 시스템을 구현하였다. slave FIFO 인터페이스 모듈은 FIFO 구조의 호스트 인터페이스 모듈과 마스터 버스 제어기와 명령 해독기로 구성되며, FX3 브릿지 칩에 대한 스트리밍 데이터 통신과 사용자 설계 회로에 대한 메모리 맵 형태의 입출력 인터페이스를 지원한다. 설계 검증 시스템에는 Cypress FX3 칩과 Xilinx Artix FPGA (XC7A35T-1C5G3241) 칩으로 구성된 ZestSC3 보드가 사용되었다. C++ DLL 라이브러리와 비주얼 C# 언어를 사용하여 개발한 GUI 소프트웨어를 사용하여, 사용자 설계 회로에 대한 FPGA 검증 시스템이 다양한 클록 주파수 환경에서 올바로 동작함을 확인하였다. 설계한 FPGA 검증 시스템의 slave FIFO 인터페이스 회로는 모듈화 구조를 갖고 있어서 메모리맵 인터페이스를 갖는 다른 사용자 설계 회로에도 응용이 가능하다.

• Journal of Computing Science and Engineering
• /
• 제11권1호
• /
• pp.9-23
• /
• 2017

NuDE 2.0 (Nuclear Development Environment 2.0) is a formal-method-based software development, verification and safety analysis environment for safety-critical digital I&Cs implemented with programmable logic controller (PLC) and field-programmable gate array (FPGA). It simultaneously develops PLC/FPGA software implementations from one requirement/design specification and also helps most of the development, verification, and safety analysis to be performed mechanically and in sequence. The NuDE 2.0 now consists of 25 CASE tools and also includes an in-depth solution for indirect commercial off-the-shelf (COTS) software dedication of new FPGA-based digital I&Cs. We expect that the NuDE 2.0 will be widely used as a means of diversifying software design/implementation and model-based software development methodology.

• International Journal of Aeronautical and Space Sciences
• /
• 제18권4호
• /
• pp.675-687
• /
• 2017

In the aerospace industry, we have produced various models according to operational conditions and the environment after development of the base model is completed. Therefore, when design change is necessary, there are modification and updating costs of the circuit whenever environment variables change. For these reasons, recently, in various fields, system designs that can flexibly respond to changing environmental conditions using field programmable gate arrays (FPGAs) are attracting attention, and the rapidly changing aerospace industry also uses FPGAs to organize the system environment. In this paper, we design the controller area network (CAN) intellectual property (IP) protocol used instead of the avionics protocol that includes ARINC-429 and MIL-STD-1553, which are not suitable for small unmanned aerial vehicle (UAV) systems at the register transistor logic (RTL) level, which does not depend on the FPGA vender, and we verify the performance. Consequentially, a Spartan 6 FPGA model-based system on chip (SoC) including an embedded system is constructed by using the designed CAN communications IP and Xilinx Microblaze, and the configured SoC only recorded an average 32% logic element usage rate in the Spartan 6 FPGA model.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.93-97
• /
• 2005

This paper proposes a design of stepper motor control in microstep driven mode using FPGA (Field Programmable Gate Array) for hardware implementation. The methods to drive stepper motor in microstep excitation mode are to control of the controlling currents in each phase windings of stepper motor with reference signals. These reference signals are used for controlling the current levels, the required variation of current levels with rotor position can be obtained from the ideal linear or sinusoidal approximations to the static torque-displacement ($T-{\theta}$) characteristic curve. In addition, the hardware implementation of stepper motor controller can be designed uses VHDL (Very high speed integrated circuits Hardware Description Language) and synthesis using an Altera FPGA, FLEX10K family, EPF10K20RC240-4 device as target technology and use MAX+PlusII program for overall development. A multi-stack variable-reluctance stepper motor of Sanyo Denki is used in the experiments.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.7-14
• /
• 2009

NAND 플래시 메모리를 이용한 카드가 보편화되어 이제는 대량의 멀티미디어 데이터를 모두 저장할 수 있는 수준에 이르렀다. 하지만 NAND 플래시 셀(cell)의 느린 동작으로 인하여 대량의 데이터를 빠르게 전송하기에는 많이 부족한 수준이다. 즉 대량의 멀티미디어 데이터를 NAND 플래시 메모리 카드로 전송할 경우 많은 시간이 걸리는 단점이 있다. 이에 본 논문에서는 데이터 전송률을 높이기 위한 새로운 하드웨어 및 소프트웨어의 구조를 제안한다. 제안하는 구조에서는 기존의 직렬 처리(serial processing) 기법과 다른, 다중 처리(multiprocessing) 기법을 사용하였다. 제안된 구조를 이용하여 VIP(Virtual IP) 환경에서 시뮬레이션하고 FPGA 보드환경에서 최종 실험하였다. 실험 결과 VIP환경에서는 160MB/s의 다운로드 성능을 볼 수 있었으며, FPGA 보드환경에서는 85.3MB/s의 다운로드 성능을 볼 수 있었다.