• 반도체디스플레이기술학회지
• /
• 제15권4호
• /
• pp.61-66
• /
• 2016

This paper presents the implementation for a network structure of railway cars using a point to point communication. Most of network's representative specifications for a train are the FIP (Field Bus), MVB (Multifunction Vehicle Bus), CAN and WTB (Wire Train Bus) which is used by ALSOM, SIEMENS and BOMBADIER as major in this field. These networks in a physical layer use a multi-drop method, connected from $1^{st}$ car to $n^{th}$ car of a train through a cable without any extra services such as an electric part, amplifier. However waveforms which is passed through a long cable in the multi-drop are distorted by a capacitance or resistance of the cable or environments. Also since using a cable connected directly from $1^{st}$ car to $n^{th}$ car, if over two trains make double head, it isn't easy to distinguish ID for each railway cars. So by using the point to point network per each car, it is able to reduce a distortion. Also since reducing distortion, this communication speed can be been higher and transmit and receive any packets more stably. Using proposed token in a packet, this can make ID per each railway car automatically. Finally experimental results show the good performance and effectiveness of the proposed method.

• 제어로봇시스템학회논문지
• /
• 제14권6호
• /
• pp.523-529
• /
• 2008

In this paper, we proposed mobile LCD module test device on embedded based, when operating the existing LCD, divide flicker clearly in full frame, and configuration so as to support between other CPU interface, MDDI, SPI, 24Bit RGB interface, etc. that is based on a high-speed CPU. In addition, when demand to test about each pixel of LCD, it is possible to change IP design of H/W, FPGA, but proposed system is application possible without other design changing. Proposed system is made smaller and equipped with battery, so secure with mobility for effective test the LCD/OLED module and it is able to test the pattern by the client program, for example exiting picture, mpeg, simple pattern test and test per pixel, scale, rotation, Odd/Even pixel per video, etc. From now on, if integrating with independent test system and it is configured that is able to mutual communication and test, it is expected to reduce consumption of human resources and improve productivity for LCD module test.

• 한국지능시스템학회논문지
• /
• 제12권5호
• /
• pp.462-466
• /
• 2002

GA(Genetic Algorithm)는 자연계 진화를 모방한 계산 알고리즘으로서 단순하고 응용이 쉽기 때문에 여러 분야에 전역적 최적해 탐색에 많이 사용되고 있다. 최근에는 하드웨어를 구성하는 방법의 하나로서 사용되어 진화하드웨어라는 분야를 탄생시켰다. 이와 함께 GA의 연산자체를 하드웨어로 구현하는 GA processor(GAP)의 필요성도 증가하고 있다. 특히 진화하드웨어를 소프트웨어에서 진화시키는 것이 아닌 GAP에 의해 진화시키는 것은 독립된 구조의 진정한 EHW 설계에 필수적이 될 것이다. 본 논문에서는 진화하드웨어의 빠른 재구성을 위한 유전자 알고리즘 프로세서를 설계한다.

• 한국전자파학회논문지
• /
• 제10권3호
• /
• pp.368-377
• /
• 1999

본 연구에서는 차세대 이동통신인 2 GHz 광대역 CDMA 송신기를 설계, 제작하였다. 변조방식으로는 QPSK방식보다 전력효율이 우수한 등포락선 특성을 갖는 CC-OQPSK 변조기를 ASIC화가 용이한 FPGA 회로로 구현하였다. 송신기를 제작하여 측정한 결과, 이중변환방식의 중간주파수단은 1차 변화주파수 240 MHz에서 우수한 고조파 제거특성과 20dB의 이득을 얻었다. 2단 RF증폭기는 1.9GHz대역에서 17dB의 이득을 가지며 이때의 채널 출력전력은 +21.14dBm이었다. 본 연구에서 제작한 송신기의 전기적 특성은 설계기준으로 설정한 2GHz대을 위한 W-CDMA 송신기의 규격을 만족함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.264-267
• /
• 2002

본 논문에서는 고속 입력 큐 스위치에서 발생하는 중재정보전달지연 현상을 수용하기 위한 고성능 라우팅엔진의 구조를 제안한다. 제안된 고성능 라우팅엔진은 2.5Gbps의 스위치 입출력 포트 속도에 대해 사용자 셀 데이터의 지연 없이 동작한다. 또한 입력버퍼와 중앙중재기 사이에서 발생하는 요청신호와 허가신호의 전송지연을 수용하는 구조로 설계되었다. 중재정보전송지연 현상의 처리 방법으로는 고속 쉬프터를 사용하여 많은 회로의 추가 없이 구현하였다. 라우팅엔진 내의 세부 블록의 파이프라인 처리를 통하여 저 가격 고성능의 입력 버퍼 설계를 실현하였다.

• 한국통신학회논문지
• /
• 제31권8B호
• /
• pp.745-756
• /
• 2006

본 논문에서는 TCAM을 이용해 패킷 필터링 시스템을 구현하는 경우 범위 규칙과 부정 규칙을 검색하는데 있어 기존의 방법보다 효율적으로 검색할 수 있는 방안을 제시하였다. 범위 규칙의 경우 그레이코드를 이용한 CRG(Converting Range rules using Gray code) 알고리즘을 제안하였으며, 부정 규칙을 효율적으로 검색하기 위한 방안으로는 nTCAM(TCAM with negation) 구조를 제안하였다. 또한 시뮬레이션을 통해 CRG 알고리즘과 nTCAM의 기능을 검증하였다. 성능 평가를 위해 제안 방안을 SNORT 규칙에 적용시킨 결과 IPv4와 IPv6 환경에서 기존의 방법과 비교할 때 각각 93%와 98%의 TCAM 엔트리를 절감하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.358-362
• /
• 2005

디지털 비디오 압축기술은 멀티미디어 응용분야의 핵심으로 현재 빠르게 보급되어 최근에는 디지털비디오 압축 관련 국제 표준안 중 MPEG-4와 H.264가 발표되었다. 유연성이 좋은 MPEG-4와 달리H.264는 비디오 프레임의 효율적인 압축과 신뢰성을 강조 한다. 특히 H.264의 압축 기술은 카메라폰이나 DMB등의 작은 크기의 영상에서 고품질의 영상을 보다 효율적으로 제공 한다. 이에 본 논문은 현존하는 다른 비디오 코딩 표준과 비교할 때 코딩 효율이 기준의 두 배인 새로운 비디오 코딩 표준 H.264/AVC에서 사용하는, 변환 및 양자화를 연구하고 이를 기존의 정지영상 표준안인 JPEG나 JPEG 2000과 비교 분석하여 H.264/AVC의 공간적 압축인 인트라 코딩이 더 좋은 효과를 나타낸다는 것을 검증한 후 이를 토대로 하드웨어 설계언어인 VHDL언어를 이용하여 설계하고 FPGA칩인 XCV1000E에 다운로드 하여 칩 레벨의 시뮬레이션을 수행하여 설계된 변환 및 양자화 모듈을 검증하였다. 설계된 변환 및 양자화 모듈은 DMB 및 핸드폰 카메라와 같이 작은 정지 영상 압축에 응용이 가능하다.

• 한국전기전자재료학회논문지
• /
• 제21권9호
• /
• pp.868-871
• /
• 2008

We propose an optical-based measuring instrument of catenary system in electric railway. This system was made to utilize line scan camera as inspecting system to measure the stagger and height of overhead contact wire in railway and composed with optical type source and FPGA-based image acquisition system with PCI slot. Vision acquisition software has been used for the application to programming interface for image acquisition, display, and storage with a frequency of sampling. To check the validity of our approach for the intended application, we monitored height and stagger in the overhead wire of a high-speed catenary system in Korea. The proposed optical-based measuring instrument to measure the contact wire geometry such as the hight and stagger shows promising on-field applications for online condition motoring. We expect that a new generation of real-time instruments with demanding various conditions motoring requirement in railway can be easily integrated into optical-based measuring instrument system.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.886-889
• /
• 2006

수치연산 보조프로세서로도 알려져 있는 부동 소수점 연산장치(FPU)는 컴퓨터가 사용하는 기본 마이크로프로세서보다 더 빠르게 숫자를 다를 수 있는 특별한 회로 설계 또는 마이크로프로세서를 말한다. FPU는 전적으로 대형 수학적 연산에만 초점을 맞춘 특별한 명령 셋을 가지고 있어서 그렇게 빠르게 계산을 수행할 수 있는 것이다. FPU는 오늘날의 거의 모든 PC에 장착되고 있지만, 실은 그것은 그래픽 이미지 처리나 표현 등과 같은 특별할 일을 수행할 때에 필요하다. 초창기 컴퓨터 회사들은 각기 다른 연산방식을 사용했다. 이에 따라 연산결과가 컴퓨터마다 다른 문제점을 해결하기 위해 IEEE에서는 부동 소수점에 대한 표준안을 제안하였다. 이 표준안은 IEEE Standard 754 이며, 오늘날 인텔 CPU 기반의 PC, 매킨토시 및 대부분의 유닉스 플랫폼에서 컴퓨터 상의 실수를 표현하기 위해 사용하는 가장 일반적인 표현 방식으로 발전하였다. 본 논문에서는 부동 소수점 표준안 중 32-bit 단일 정밀도 부동 소수점 가산기를 VHDL로 구현하여 FPGA칩으로 다운하고 PCI 인터페이스를 통해 Visual C++로 데이터의 입출력을 검증하였다.

• 정보처리학회논문지A
• /
• 제12A권4호
• /
• pp.313-320
• /
• 2005

불연속 코사인 변환(DCT)은 비디오와 영상 처리의 필수적인 부분이며, JPEG 및 MPEG 표준에서 채택하고 있다. 특히, 모바일 장치에서 비디오를 스트리밍 재생할 때에는 에너지 효율적인 DCT 연산이 매우 중요하다. 본 논문에서는 선형 어레이 PE를 이용한 DCT 연산기 구조를 제안한다 본 제안은 에너지 효율을 최적화하도록 설계되어 있다. 설계 효율을 보이기 위해 에너지 사용, 면적, 지연 간의 트레이드오프(trade-off)를 분석하고, 그 성능을 Xilinx의 최적화된 IP 코어와 비교하였다.