• 한국멀티미디어학회논문지
• /
• 제10권11호
• /
• pp.1460-1471
• /
• 2007

휴대용 임베디드 기기에서의 삼차원 엔진은 크게 바이트 코드를 실시간으로 해석하며 실행하는 자바 기반의 JSR184와 C언어 기반의 OpenGL/ES가 있다. 이들 두 표준에서 자바 객체를 지원하는 JSR184는 OpenGL/ES에 비하여 상대적으로 많은 프로세서의 자원을 사용하여 제한된 연산능력을 보유하고 있는 임베디드 기기에 적용할 경우 제약이 따를 수 밖에 없다. 반면에 기존 개인용 컴퓨팅 환경에서 사용되는 삼차원 컨텐츠는 자바의 장점을 이용하여 제작되었기 때문에 유럽에서 많은 사용자 층을 확보하고 있고, 또한 그 컨텐츠의 품질이 우수하여 상용 통신망인 GSM 망에서 많이 서비스 되고 있다. 따라서 GSM 망에서 사용되는 휴대용 임베디드 기기에 기존의 자바 기반 삼차원 컨텐츠를 별도의 변환 과정 없이 지원할 수 있는 JSR184의 지원이 필요하지만, 현재 개발되어 사용되는 자바 기반 삼차원 엔진은 휴대용 기기가 보유한 연산능력에 비하여 상대적으로 많은 연산량을 필요로 하기 때문에 상용제품에 적용하기에 많은 어려움이 따른다. 본 논문에서는 휴대용 임베디드 기기가 가지고 있는 충분하지 않은 연산능력을 바탕으로 자바 객체의 장점을 수용하면서 삼차원 컨텐츠의 처리속도를 향상 시킬 수 있는 바인딩 기법을 제안하였다. 제안된 바인딩 기법은 자바를 이용한 삼차원 컨텐츠를 지원하기 위하여, JSR184의 표준 인터페이스를 상위 계층에서 지원하고, OpenGL/ES와 JSR184를 서로 연결하기 위하여 이기종 코드 변환 언어인 KNI(Kilo Native Interface)를 중간 계층에서 사용하였고, 하위 계층에서 OpenGL/ES의 표준을 구현하였다. 제안하는 바인딩 기법은 모의실험을 통하여 기능을 검증하였고, ARM을 장착한 FPGA를 사용하여 그 성능을 평가하였다.

• 대한전자공학회논문지SP
• /
• 제48권3호
• /
• pp.62-70
• /
• 2011

CFA(Color Filter Array)를 사용하는 이미지 센서에서는 컬러정보를 획득하기 위해 디모자이킹 과정을 거치게 된다. 이상적인 컬러특성을 갖는 이미지센서에 적용되는 디모자이킹 방식은 실제로 이미지센서에 바로 적용할 경우 올바른 동작을 장담할 수 없는데, 이는 센서마다 그 특성이 다르기 때문이다. 따라서 디모자이킹 알고리즘을 적용할 때에는 각 센서의 특성에 따라서 다르게 적용이 되어야만 한다. 본 논문에서는 Honeycomb CFA방식을 사용하는 CCD 이미지 센서에서 사용되는 디모자이킹 알고리즘을 제안하고, 실제 이미지 센서(CBN385B)의 컬러특성을 고려하여 필터의 계수를 보정함으로써 개선된 성능을 갖는 디모자이킹 알고리즘을 제안한다. 또한 디모자이킹 알고리즘을 하드웨어로 구현하여 그 성능을 비교한다. 제안한 알고리즘을 검증하기 위한 방법으로 전체 ISP시스템을 구현 했으며, 성능을 확인할 지표로 알고리즘 자체성능은 PSNR로 이미지센서의 필터특성의 적용의 결과는 RGB분포도를 이용하였다. 결과적으로 기존의 방법에 비해 PSNR 값이 4~8dB 증가하였으며, 실제 이미지센서(CBN385B)에서 Red 성분으로 편중된 현상도 제거하였다. 또한 하드웨어 설계를 통해 소프트웨어적인 연산의 복잡성을 해결하였으며 검증을 위해 Spartan-3E FPGA가 사용되었다. 총 게이트 수는 45K개이며 25 frame/sec의 속도를 보였다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.93-98
• /
• 2004

직렬 ATA(Advanced Technology Attachment) 인터페이스는 비교적 저렴하고 성능이 우수하며. 현재 고속의 데이터 전송과 처리량을 요구하는 수요에 적합한 기술이다. 본 논문에서는 직렬 ATA의 링크층에서 오류 감지와 직류 balance를 위한 동작 주파수 150MHz에서의 Bb/10b 인코더 및 디코더의 설계 및 구현 방법과 제작된 칩의 테스트를 위한 테스트 보드 및 테스트 방법을 제시하였다. 제안된 인코더 및 디코더는 각각 5b/6b 과 3b/4b으로 나뉘어서 인코딩 되도록 설계하였으며, Top-Down 설계 방식을 사용하여 Verilog HDL로 기술하고. Synopsys로 합성된 넷리스트로 게이트 수준의 동작을 확인하였다 제작된 칩은 삼성 $0.35{\mu}m$ CMOS 표준 셀 라이브러리를 이용하였고. 칩 면적은 1.5mm * 1.5mm 이며. 전원 전압은 3.3V를 사용하였다. 테스트 보드 및 FPGA를 통하여 생성된 입력 테스트 벡터를 이용하여 100MHz로 정상 동작 검증을 테스트하였고, ATS2 테스트 장비를 이용하여 100MHz 동작 검증을 하였다. 본 논문에서 제안된 Bb/10b 인코더 및 디코더 블록은 고속의 데이터 통신을 위한 IP로써 활용 가능하다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.86-94
• /
• 2012

본 논문에서는 고속으로 홀로그램을 생성할 수 있는 하드웨어의 구조를 제안하고 이를 구현하였다. 제안한 하드웨어는 홀로그램 평면의 행 단위로 병렬 연산을 수행할 수 있는 구조를 가지고 있고, 한 행의 각 홀로그램 화소들이 독립적으로 연산될 수 있는 알고리즘을 이용하였다. 이러한 연산 방법을 통해서 홀로그램 생성 하드웨어서 가장 문제가 되는 메모리 접근량을 대폭 감소시킴으로써 하드웨어 처리능력의 실시간성을 대폭 향상시켰다. 제안한 하드웨어는 입력 인터페이스, 초기 파라미터 연산기, 홀로그램 화소 연산기, 라인 버퍼, 그리고 메모리 제어기로 구성된다. 제안한 하드웨어는 기존의 하드웨어와 동일한 처리 능력을 가지면서도 메모리 접근횟수는 약 20,000배 감소시킬 수 있었다. 구현한 하드웨어는 198MHz에서 안정적으로 동작할 수 있었고, 168,960개의 LUT, 153,944개의 레지스터, 그리고 19,212개의 DSP 블록을 사용하였다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.103-111
• /
• 2007

본 논문에서는 single-chip CMOS Image Sensor(CIS)용 고화질 image signal processor(ISP)에 최적화된 하드웨어 구조를 제안한다. Single-chip CIS는 CIS와 ISP가 하나의 칩으로 구현된 것으로, 다양한 휴대기기에 사용된다. 휴대기기의 특성상, single-chip CIS용 ISP는 고화질이면서도 저전력을 위해 하드웨어 복잡도를 최소화해야 한다. 영상의 품질 향상을 위해서 다양한 영상 처리 블록들이 ISP에 적용되지만, 그 중에 핵심이면서 하드웨어 복잡도가 가장 큰 블록은 컬러 영상을 만들기 위한 색 보간 블록과 영상을 선명하게 하기 위한 화질 개선 필터 블록이다. 이들 블록은 데이터 처리를 위한 로직 외에도 라인 메모리를 필요로 하기 때문에 ISP의 하드웨어 복잡도의 대부분을 차지한다. 기존 ISP에서는 색 보간과 화질 개선 필터를 독립적으로 수행하였기 때문에 많은 수의 라인 메모리가 필요하였다. 따라서 하드웨어 복잡도를 낮추기 위해서는 낮은 성능의 색보간 알고리즘을 적용하거나, 화질 개선 필터를 사용하지 않아야 했다. 본 논문에서는 화질 개선을 위해 경계 적응적이면서 채널간 상관관계를 고려하는 고화질 색 보간 알고리즘을 적용하였다. 또한 채널 간 상관관계를 고려하는 색 보간 알고리즘의 특성을 이용하여 색 보간 블록과 화질 개선 필터 블록이 라인 메모리를 공유하도록 설계함으로써, 전체 라인 메모리 수를 최소화하는 새로운 구조를 제안한다. 제안된 방법을 적용하면 화질 개선 필터 블록을 위한 추가적인 라인 메모리가 불필요하기 때문에, 고화질과 낮은 복잡도 모두를 만족시킬 수 있다. 제안 방식과 기존 방식의 MSE(Mean Square Error)는 0.37로, 메모리 공유로 인한 화질의 저하는 거의 없었고, 고화질 색 보간 알고리즘을 적용했기 때문에 전체적인 화질은 향상되었다. 제안된 ISP 구조는 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다.

• 한국전자파학회논문지
• /
• 제26권4호
• /
• pp.381-388
• /
• 2015

본 논문에서는 TV 유휴대역에서 가능한 응용서비스중 하나로서, UHF 대역(470~806 MHz)에서 동작하는 무선 영상전송 시스템을 구현하였다. 이 시스템은 RF 송수신기 모듈, 디지털 모뎀, 카메라, 스크린으로 구성된다. RF 송수신기와 디지털 모뎀을 연동하여 VGA급 화질의 카메라 영상을 2.6 인치 LCD 스크린에 표시하는 방식이다. RF 송수신기 구조는 크기와 비용을 줄이기 위해 직접변환 방식을 채택하였다. 성능지표인 Image Leakage를 향상시키기 위하여 PLL의 출력에 3차 하모닉 제거필터를 사용하였으며, DC offset 문제 해결을 위해 DAC 출력노드에 Current steering technique을 이용하여 공통모드 전압을 조절하게 하였다. 또한, 채널대역폭은 국가별 표준을 맞게 6, 7, 8 MHz 중 선택이 가능하다. 출력 파워와 수신감도는 각각 +10 dBm, -82 dBm이다. 디지털모뎀은 Kintex-7급 FPGA에서 구현하였다. QPSK와 512ch OFDM 변조를 기반으로 전송속도는 약 9 Mbps이다. 개발된 송수신 모듈을 이용하여 VGA급 화질을 무선으로 송수신하는데 성공하였다.

• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2783-2790
• /
• 2010

본 연구에서는 무선 랜 표준안인 802.11n에서 채널 부호화 알고리즘으로 채택된 LDPC부호의 복호 알고리즘의 저복잡도에 대해 연구를 하였다. 샤논의 한계에 근접하기 위해서는 큰 블록 사이즈의 LDPC 부호어 길이와 많은 반복횟수를 요구한다. 이는 많은 계산량을 요구하며, 그리고 이에 따른 전력 소비량(power consumption)을 야기 시키므로 본 논문에서는 세 가지 형태의 저복잡도 LDPC 복호 알고리즘을 제시한다. 첫째로 큰 블록 사이즈와 많은 반복 횟수는 많은 계산량과 전력 소모량을 요구하므로 성능 손실 없이 반복횟수를 줄일 수 있는 부분 병렬 방법을 이용한 복호 알고리즘, 둘째로 early stop 알고리즘에 대해 연구 하였고, 셋째로 비트 노드 계산과 체크 노드 계산 시 일정한 신뢰도 값보다 크면 다음 반복 시 계산을 하지 않는 early detection 알고리즘에 대해 연구 하였다. 위 세가지 알고리즘을 적용하여 FPGA 칩에 구현한 결과 N=648, R=1/2일 때, 복호 속도는 알고리즘을 적용하지 않았을 때 보다 거의 두배에 가까운 110Mbps이고, 약 45%의 디바이스 사용량이 감소하였다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.66-76
• /
• 2009

움직임 추정은 영상 부호화 시스템에서 큰 비중을 차지하는 부분으로, 실시간 동작을 위해서는 효율적인 구조를 필요로 한다. 따라서 H.264 전체 시스템을 위한 움직임 추정기 블록의 구현은 부호화 과정을 고속으로 수행할 수 있도록 별도의 전용 하드웨어 모듈로 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있도록 병렬 처리를 바탕으로 움직임 추정 감지 블록, 41개의 SAD(Sum of Absolute Difference)값 계산 블록, 최소의 SAD값 계산과 움직임 벡터 생성 블록을 제안하고자 한다. 움직임 추정 감지 블록과 최소의 SAD값 계산기에서는 선계산(pre-computation) 방법을 적용함으로써, 입력 Switching Activity를 줄여 고속 구현이 가능하도록 하였으며, 움직임 추정 감지 블록과 41개의 SAD값 계산 블록에서 가장 많은 부분을 차지하는 가산기 구조를 일반적으로 사용되는 Ripple Carry Adder 대신에 Carry Skip Adder를 적용함으로써, Adder Tree 구조를 고속으로 처리할 수 있도록 하였다. 또한 외부에서 탐색 영역 제어와 같은 주요 변수를 쉽게 제어할 수 있도록 하여, 하드웨어 구조의 효율성을 높였다. 시뮬레이션 및 FPGA 검증 결과, 움직임 추정기의 임계 경로를 발생시키는 MED블록에서 일반적인 구조를 적용했을 때보다 19.89%의 Delay 감소 효과를 얻을 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.49-55
• /
• 2021

최근 소형 추적 레이더는 다양한 환경에서 표적을 획득하고, 추적하여 한 번의 타격으로 표적의 시스템을 무능화 시킬 수 있는 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더는 넓은 대역폭의 신호를 실시간으로 처리하고, 소형 추적 레이더의 성능 요구 조건을 충족할 수 있는 신호처리기의 구현이 필요하다. 본 논문에서는 소형 밀리미터파 추적 레이더의 신호처리기 역할과 기능을 수행할 수 있는 신호처리기를 설계하였다. 소형 밀리미터파 추적 레이더를 위한 신호처리기는 8채널에서 입력되는 OOOMHz의 중심주파수와 OOOMHz 대역폭의 신호를 실시간으로 처리하기를 요구한다. 신호처리기의 요구사항을 만족하기 위해 고성능 프로세서 및 ADC (Analog-to-digital converter) 적용과 FPGA (Field Programmable Gate Array)를 활용한 DDC (Digital Down Converter), FFT (Fast Fourier Transform) 등의 전처리 연산을 적용하여 신호처리기를 설계하였다. 마지막으로 소형 밀리미터파 추적 레이더를 위한 신호처리기의 성능시험을 통하여 구현한 신호처리기를 검증하였다.

• 한국항행학회논문지
• /
• 제26권4호
• /
• pp.211-218
• /
• 2022

연속파 레이다는 카메라나 라이다와 같은 센서에 비해서 안정성과 정확성이 보장된다는 장점이 있다. 또한 이진 신경망은 다른 딥러닝 기술에 비해서 메모리 사용량과 연산 복잡도를 크게 줄일 수 있는 특징이 있다. 따라서 본 논문에서는 연속파 레이다와 이진 신경망 기반 사람 식별 및 동작 분류 시스템을 제안한다. 연속파 레이다 센서를 통해 수신된 신호를 단시간 푸리에 변환함으로써 스펙트로그램을 생성한다. 이 스펙트로그램을 기반으로 레이다를 향해 사람이 다가오는지 감지하는 알고리즘을 제안한다. 더불어, 최적화된 이진 신경망 모델을 설계하여 사람 식별 90.0%, 동작 분류 98.3%의 우수한 정확도를 지원할 수 있음을 확인하였다. 이진 신경망 연산을 가속하기 위해 FPGA (field programmable gate array)를 이용하여 이진 신경망 연산에 대한 하드웨어 가속기를 설계하였다. 해당 가속기는 1,030개의 로직, 836개의 레지스터, 334.906 Kbit의 블록 메모리를 사용하여 구현되었고, 추론에서 결과 전송까지 총 연산 시간이 6 ms로 실시간 동작이 가능함을 확인하였다.