• 한국자동차공학회논문집
• /
• 제10권5호
• /
• pp.114-120
• /
• 2002

In a distributed real-time control system, it is essential to confirm the timing behavior of all tasks because these tasks of each real-time controller have to finish their processes within the specified time intervals called a deadline. In order to satisfy this objective, the timing analysis of a distributed real-time system such as shcedulability test must be performed during the system design phase. In this study, a simple application of CAN fur a vehicle body network system is formulated to apply to a holistic scheduling analysis, and the worst-case execution time (WCET) and the worst-case end-to-end response time (WCRT) are evaluated in the point of holistic system view.

• 한국전자파학회논문지
• /
• 제20권6호
• /
• pp.544-550
• /
• 2009

미사일 경고 레이다의 위협 판단 성능을 분석하기 위해서는 과대응률/미대응률 측면에서 얼마나 효과적으로 위협을 판단하는지를 분석해야 한다. 이러한 효과도 분석을 위해 Monte-Carlo 기법을 이용하여 시뮬레이션을 수행해 왔으나 시뮬레이션 수행 시간이 많이 걸리는 단점이 있었다. 본 논문에서는 단점을 보완하기 위해 확률 모델을 이용한 효과도 분석 기법을 제안하였다. 확률 모델을 설정하는 방법과 실제 시뮬레이션을 통해 전차에 장착한 레이다의 효과도를 분석한 결과를 보인다. 또한, Monte-Carlo 기법과 제안하는 확률 모델 이용 기법에 대한 시뮬레이션 수행 시간의 비교 결과를 제시하고자 한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.15-25
• /
• 2005

내장형 시스템에서 응용 프로그램을 구동시킬 때는 일련의 태스크들의 집합을 수행하여야 한다. 이러한 태스크들은 특정 하드웨어로 구현 될 수도 있고, 특정 프로세서에서 구동되는 소프트웨어로 구현될 수도 있다. 내장형 시스템에서 응용 프로그램을 구동시키기 위하여 하드웨어/소프트웨어의 자원 선택 및 작업 분할이 필요하게 되고 이때 하드웨어 및 소프트웨어의 성능 예측이 이용된다. 하드웨어 성능 예측과 달리 소프트웨어 성능 예측은 구동 환경과 밀접한 관계가 있으며, 하드웨어 소프트웨어 통합 설계를 위하여 최적 및 최악의 수행 시간 경계를 예측하는 것은 중요한 문제이다. 수행 시간 경계의 엄격한 예측은 저 비용의 프로세서를 사용할 수 있게 하며, 시스템 비용을 낮추는데 도움을 준다. 본 논문에서는 ARM용 내장형 시스템을 고려하여, loop문의 반복 횟수 경계 값과 프로그램의 추가적인 경로 호출 정보를 이용하여, 수행 시간의 경계를 최대한 실제 값에 접근하도록 예측하는 도구를 개발하였다. 개발된 도구는 현재 i960과 m68k 아키텍처를 지원하는 "Cinderella"라는 시간 분석 도구를 기본 도구로 활용하고 있다. ARM 프로세서를 지원하기 위하여 제어흐름과 디버깅 정보를 추출할 수 있는 ARM ELF 목적 파일 모듈을 추가하고, ARM 명령어 집합을 처리할 수 있는 모듈을 기존 도구에 추가하였다. 여러 가지 벤치마크 프로그램을 대상으로 실시한 실험 결과, 임의의 입력 데이타를 이용하고 수행 횟수를 고려한 ARMulator의 수행 시간이 구현된 도구에서의 정적인 수행 시간 예측 경계 값으로 들어오는 것을 확인할 수 있었다.

• 정보처리학회논문지A
• /
• 제13A권4호
• /
• pp.289-294
• /
• 2006

검사점 기법은 시스템이 장애를 내재한 경우에 효과적으로 프로세스가 장애 지점으로부터 다시 시작 할 수 있게 하는 결함 허용 방법이다. 특히, 페이지 단위 점진적 검사점 기법은 검사점 사이에서 변경된 페이지 데이터만을 저장함으로써 검사정 기록 오버헤드를 감소시킨다. 이 기법은 매 검사점 사이에서 변화하는 데이터의 크기가 가변적이므로 검사점 수행 시간도 매번 변하는 성질을 갖고 있다. 기존의 연구로 고정적인 검사점 수행 시간을 갖는 경우에 대한 효율적인 검사점 작성 시점 결정 방법이 제시된 바 있다. 그러나 매 검사점 마다 가변적인 시간을 필요로 하는 페이지 단위 점진적 검사점 기법에 대한 효율적인 작성 시점 결정 방법은 아직 연구되지 않은 분야이다. 본 논문에서는 효율적이고 적응성 있는 검사점 작성 시점 결정 방법을 제안하고, 이 방법에 기반을 둔 적응성 있는 페이지 단위 점진적 검사점 기법을 보인다. 여러 가지 용용 프로그램의 실험 결과를 통하여, 제안한 방법을 사용하는 것이 기존의 고정적인 인터벌을 갖는 페이지 단위 점진적 검사점을 사용하는 경우보다 프로세스의 평균 수행 시간을 현저히 줄임을 알 수 있다.

• 한국군사과학기술학회지
• /
• 제19권3호
• /
• pp.371-378
• /
• 2016

The most important things in real-time systems are that a system guarantees to meet its deadline and to operate in its predictable range. When we design a real-time system, we need to verify whether the system can meet its deadline through schedulability analysis. There are several kinds of schedulability analysis technique for fixed priority scheduling systems. But as we all know, we can't perform schedulability analysis in design time because we can't estimate upper bounds on execution time of each task. So we used a similar real-time system to estimate upper bounds on execution time for our system, and then we performed schedulability analysis and verified that our system designed can meet its deadline.

• Journal of Electrical Engineering and information Science
• /
• 제1권1호
• /
• pp.118-128
• /
• 1996

In safety critical hard real-time systems, a timing fault may yield catastrophic results. In order to eliminate the timing faults from the fast responsive real-time control systems, it is necessary to schedule a code based on high precision timing analysis. Further, the schedulability enhancement by having multiple processors is of wide spread interest. However, although an instruction level parallel processing is quite effective to improve the schedulability of such a system, none of the real-time applications employ instruction level parallel scheduling techniques because most of the real-time scheduling models have not been designed for fine-grain execution. In this paper, we present a timing constraint model specifying high precision timing constraints, and a practical approach for constructing static schedules for a VLIW execution model. The new model and analysis can guarantee timing accuracy to within a single machine clock cycle.

• 한국초등과학교육학회지:초등과학교육
• /
• 제39권1호
• /
• pp.133-144
• /
• 2020

The purpose of this study is to identify the effect of Teacher Participation-oriented Education Program (TPEP) for Elementary School Teachers to Improve Class Expertise in Science Classes with a focus on visual attention. The participants were two elementary school teachers in Seoul and taught science subjects. The lesson topic applied to this study were 'Structure and Function of Our Body' in the second semester of fifth grade and 'Volcano and Earthquake' in the second semester of fourth grade. The mobile eye tracker SMI's ETG 2w, which is a binocular tracking system was used in this study. In this study, the actual practice time, participant's visual attention, visual intake time average, and visual intake time average were analyzed by class phase. The results of the study are as follows. First, as a result of analyzing the actual class execution time, the actual class execution time was almost in line with the lesson plan after the TPEP application. Second, visual attention in the areas related to teaching and learning activities was high after applying TPEP. Factors affecting the progress of the class and cognitive burdens were identified quantitatively and objectively through visual attention. Third, as a result of analyzing the visual intake time average of participants, there was a statistically significant difference in all classes. Fourth, as a result of analyzing the visual intake time average of participants, the results were statistically significant in the introduction(video), activity 1, activity 2, and activity 3 stages in the lecture type class. The Teacher Participation-oriented Education Program (TPEP) for Elementary School Teachers to Improve Class Expertise in Science Classes can extend elementary science class expertise such as self-class analysis, eye tracking, linguistic, gesture, and class design beyond traditional class analysis and consulting.

• KNOM Review
• /
• 제22권3호
• /
• pp.25-30
• /
• 2019

기상 응용의 경우 시간적, 자원적 한계 내에서도 의미 있는 결과를 도출해 제공해야 한다. 수많은 과거 데이터를 통한 예보는 시간적인 소요가 크며, 국지성 태풍 예보와 같은 재난 안전 관련 분석/예측의 경우에는 여전히 자원적 한계가 존재한다. 태풍 예보, 도로별 침수/홍수 지역 예측 서비스 등 시간 제약하에 결과를 도출해야 하는 경우와 제한적인 물리적 환경 조건으로 인해 발생하는 문제 없이 적합한 예보를 제공해야 한다. 본 논문에서는 시간적, 자원적 조건에서도 원활한 예보 서비스 제공을 위해 기상 및 기후 예측 응용을 분석한다. 격자 크게 따른 수행 시간 분석을 통해 격자 조절을 통해 시간적 제약 조건이 있는 경우에 대처할 수있음을 확인하였다. 또한 메모리 자원 조절을 통해 수행 시간을 분석하여 성능에 영향을 미치지 않는 최소 자원 조건을 확인하였으며 swap, mlock 분석을 통해 응용의 자원 사용 패턴을 확인하였다.

• Journal of Computing Science and Engineering
• /
• 제9권4호
• /
• pp.177-189
• /
• 2015

High-performance processors using Non-Uniform Cache Architecture (NUCA) are increasingly used to deal with the growing wire delays in multicore/manycore processors. Due to the convergence of high-performance computing with embedded computing, NUCA caches are expected to benefit high-end embedded systems as well. However, for real-time systems that use multicore processors with NUCA caches, it is crucial to bound worst-case execution time (WCET) accurately and safely. In this paper, we developed a WCET analysis approach by considering the effect of static NUCA caches on WCET. We compared the WCET in real-time applications with different topologies of static NUCA caches. Our experimental results demonstrated that the static NUCA cache could improve the worst-case performance of realtime applications using multicore processor compared to the cache with uniform access time.

• 정보보호학회논문지
• /
• 제26권2호
• /
• pp.377-386
• /
• 2016

악성코드의 수가 기하급수적으로 증가함에 따라 악성코드의 행위를 고속으로 분석하는 기술이 절실히 요구되고 있다. 또한, 정적 분석을 방해하는 실행압축과 가상화 같은 지능화된 코드 난독화 기법이 대부분의 악성코드에 적용되어 악성코드 동적 분석에 관한 연구가 다양하게 진행되고 있다. 그러나 동적 분석은 조건에 따라 다른 행위를 하는 악성코드를 분석하는 데 어려움이 있으며, 이를 해결하기 위한 기존의 연구들은 분석 속도가 느리거나 분석환경을 준비하는 데 많은 자원을 소모하는 문제를 가지고 있다. 본 논문은 단일 분석환경에서 악성코드의 다중실행경로를 고속으로 탐색하는 방법을 제안한다. 제안한 방법은 다중실행경로 분석이 병렬적으로 실행되도록 파이프라인화 하였고, 실험을 통해 2-코어 환경에서 29%, 4-코어 환경에서 70%의 성능향상과 지연노드에 영향 받지 않는 고속탐색이 가능함을 보였다.