• Title/Summary/Keyword: Esterel

Search Result 21, Processing Time 0.027 seconds

Reducing False Alarms in Schizophrenic Parallel Synchronizer Detection for Esterel (Esterel에서 동기장치 중복사용 문제 검출시 과잉 경보 줄이기)

  • Yun, Jeong-Han;Kim, Chul-Joo;Kim, Seong-Gun;Han, Tai-Sook
    • Journal of KIISE:Software and Applications
    • /
    • v.37 no.8
    • /
    • pp.647-652
    • /
    • 2010
  • Esterel is an imperative synchronous language well-adapted to control-intensive systems. When an Esterel program is translated to a circuit, the synchronizer of a parallel statement may be executed more than once in a clock; the synchronizer is called schizophrenic. Existing compilers cure the problems of schizophrenic parallel synchronizers using logic duplications. This paper proposes the conditions under which a synchronizer causes no problem in circuits when it is executed more than once in a clock. In addition we design a detection algorithm based on those conditions. Our algorithm detects schizophrenic parallel synchronizers that have to be duplicated in Esterel source codes so that compilers can save the size of synthesized circuits

Efficient Construction of Over-approximated CFG on Esterel (Esterel에서 근사-제어 흐름그래프의 효율적인 생성)

  • Kim, Chul-Joo;Yun, Jeong-Han;Seo, Sun-Ae;Choe, Kwang-Moo;Han, Tai-Sook
    • Journal of KIISE:Computing Practices and Letters
    • /
    • v.15 no.11
    • /
    • pp.876-880
    • /
    • 2009
  • A control flow graph(CFG) is an essential data structure for program analyses based on graph theory or control-/data- flow analyses. Esterel is an imperative synchronous language and its synchronous parallelism makes it difficult to construct a CFG of an Esterel program. In this work, we present a method to construct over-approximated CFGs for Esterel. Our method is very intuitive and generated CFGs include not only exposed paths but also invisible ones. Though the CFGs may contain some inexecutable paths due to complex combinations of parallelism and exception handling, they are very useful for other program analyses.

The Study of Formal Verification using Esterel for Network Protocol (통신 프로토콜 검증을 위한 Esterel 정형검증 연구)

  • 김성재;김진현;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.04a
    • /
    • pp.535-537
    • /
    • 2002
  • 인터넷의 확산과 네트워크 기술의 발전에 따라 네트워크 메커니즘은 그 설계 및 이해가 더욱 복잡해져 가고 있고, 분산 시스템 환경에서의 역할과 중요성도 날로 더해져 가고 있다. 본 논문에서는 네트워크 메커니즘의 정확성 검증을 위한 정형검증 연구의 일환으로, Reactive system의 모델링 및 검증을 위해 개발된 정형검증 언어인 Esterel을 이용한 Abracadabra 프로토콜의 정형 검증을 통해, 통신 프로토콜에 대한 Esterel의 정형검증 능력을 분석하고 좀더 복잡한 통신 프로토콜에 대한 정형 검증의 적용 가능성을 타진하고자 한다.

  • PDF

Formal Design and Verification of Cache Coherency Protocol by ESTEREL (ESTEREL을 이용한 Cache Coherency Protocol의 정형 설계 및 검증)

  • 김민숙;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.04a
    • /
    • pp.40-42
    • /
    • 2002
  • 캐쉬 일관성 유지 프로토콜은 공유 메모리 다중 프로세서 시스템의 정확하고 효율적인 작동에 중요하다. 시스템이 점점 복잡해짐에 따라 시뮬레이션 방법만으로는 프로토콜의 정확성을 확인하기는 어렵다. 본 논문에서는 CC-NUMA용 디렉토리 기반 캐쉬 일관성 프로토콜인 RACE 프로토콜을 정형기법 도구인 ESTEREL을 이용하여 프로토콜이 안정적으로 동작함을 검증하였다.

  • PDF

Syntax-driven Automata Generation for Esterel (Esterel 문법구조 바탕의 오토마타 생성)

  • Lee, Chul-Woo;Kim, Chul-Joo;Yun, Jeong-Han;Han, Tai-Sook;Choe, Kwang-Moo
    • Journal of KIISE:Computing Practices and Letters
    • /
    • v.16 no.11
    • /
    • pp.1136-1140
    • /
    • 2010
  • Esterel is an imperative synchronous language and its formal semantic based on finite state machine makes it easy to perform program analyses using automata. In this paper, we propose a syntax-driven automata generation rule. Because our rule intuitively expresses syntactic structure, it is very useful for other program analyses.

New Schizophrenia Patterns on Esterel caused by Control/Data Signals (제어 및 데이터 신호에 의한 Esterel에서의 새로운 회로 중복사용 문제)

  • Yun, Jeong-Han;Kim, Chul-Joo;Kim, Seong-Gun;Choe, Kwang-Moo;Han, Tai-Sook
    • Journal of KIISE:Software and Applications
    • /
    • v.37 no.4
    • /
    • pp.311-316
    • /
    • 2010
  • Esterel is an imperative synchronous language that is used to develop memories, cache controllers, bus interfaces, and so on. An Esterel statement is called schizophrenic if it is executed more than once in an instant. A schizophrenic statement may cause problems when it is translated to hardware circuits; a circuit performs more than one reaction in a clock. Previous works claim that only local signal declarations and parallel statements may cause schizophrenic problems. However, control signals produced by a trap statement or data signals used by emit statements can cause schizophrenia. They are new schizophrenic patterns. Especially, schizophrenic problems caused by emit statements cannot be solved by a loop unrolling technique that is the key idea of previous curing techniques for schizophrenic problems. In this paper, we introduce and define the two schizophrenic problems.

Taking Environments into account for ESTEREL Program Verification (외부환경을 고려한 ESTEREL 프로그램 검증)

  • Ahn, Yun-Kyung;Jeon, Jin-Seong;Han, Tai-Sook
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2007.10c
    • /
    • pp.540-545
    • /
    • 2007
  • 프로그램 검증은 가능한 모든 경우에 대하여 안정성을 확인하는 작업이다. reactive 프로그램을 외부환경에 대한 정보 없이 검증하면 실제로 가능하지 않은 경우를 오류로 찾을 수도 있다. 본 논문에서는 observer를 이용한 기존의 ESTEREL 프로그램 검증 기법에 외부환경에 대한 가정을 추가하는 방법을 소개하고. 사례연구를 통해 외부환경을 고려하여 검증하는 과정을 보인다.

  • PDF

Formal Design and Verification of MESI Protocol Designed by ESTEREL (ESTEREL을 이용한 MESI프로토콜의 정형 설계 및 검증)

  • 김민숙;김진현;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.40-42
    • /
    • 2001
  • 캐쉬 일관성 프로토콜의 하나인 MESI 프로토콜은 다중 프로세싱 환경에서 각각의 프로세서와 메모리 사이의 데이터 일관성을 유지하기 위해 캐쉬, 메모리 등의 통신 개체들을 조정하는 일종의 규칙들 중 하나이다. 프로세서의 수가 많아지고 시스템이 복잡해 질 경우 MESI 프로토콜을 정확하게 설계하고 그 동작을 분석하기는 매우 어렵다. 본 연구에서는 정형기법 도구인 ESTEREL을 이용하여 MESI 프로토콜을 설계하고 그 동작의 안정성을 검증하여, 시스템의 정확성과 안정성을 보장하는 방법에 대해 논한다.

  • PDF

A Development Methodology for Reliability Improvement of ESTEREL based Embedded Software (Esterel 기반 임베디드 소프트웨어의 신뢰성 향상을 위한 개발 기법)

  • YANG Jin-Seok;SIM Jae-Hwan;KIM Jin-Hyun;KANG In-Hye;CHOI Jin-Young
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07b
    • /
    • pp.334-336
    • /
    • 2005
  • 본 논문은 정형 명세 언어인 Esterel이 가지는 취약점을 보안하기 위해 Safety-Critical Aided Development Environment를 추가로 활용하여 신뢰성 있고 안전적인 임베디드 제어 소프트웨어 개발을 위한 기법을 제시하고 있다. 그 뿐만 아니라 제시한 기법을 이용하여 개발된 간단한 자동 강속 제어 소프트웨어를 인터페이스와 기능 부분에 대해서 각각 확인 및 검증을 수행한 후 임베디드 시스템인 레고 마인드 스톰으로 제작된 차량 로봇에 탑재한 후 실험을 하고, 실험을 통해 기존 개발 기법과의 차이점을 분석한다.

  • PDF

A GUI Module Generator for Integrated Esterel/C++ simulation (통합된 Esterel/C++시뮬레이션을 위한 GUI 코드자동생성)

  • Liu, Sujuan;Rim, Kee-Wook;Lee, Jaeho;Han, Taisook
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2007.11a
    • /
    • pp.779-781
    • /
    • 2007
  • Nowadays, as the increasing functionality and scales of embedded systems, system design grows more complex than before. So verification and simulation of systems become an important facet in hardware-software co-design issues. But it is almost impossible to simulate an embedded system without real hardware implementation or environment communication, especially for control-dominated reactive systems. Therefore, in this paper, we will introduce a GUI environment module generator for integrated Esterel\C++ simulation. By generating the GUI modeling environment, we can simulate and verify the whole embedded system conveniently.