• 한국국방경영분석학회지
• /
• 제15권2호
• /
• pp.56-77
• /
• 1989

A new concept, namely the error discrimination of a code defined as the capability to not only detect errors from two distinct error sets but also to distinguish between them has been introduced in [SAKA 89a]. Consider $E_+\;and\;E_-$ as the two distinct error sets, namely the positive error set and the negative error set respectively. If a code C is not only capable of detecting any error e in {$E_+,\;E_-$}, but also able to identify the error set to which e belongs then the code is said to be an $E_+\;&\;E_-$ error discriminating code. The error discriminating property enables construction of unidirectional error detecting/correcting codes using asymmetric error control code. We derive here theory for asymmetric t error correcting and d error detecting codes. Furthermore, unidirectional error control code construction methods are introduced using asymmetric error control codes and $E_+\;&\;E_-$ error discriminating codes.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.418-425
• /
• 2012

In this paper, efficient implementation of error correction code (ECC) processing circuits based on single error correction and double error detection (SEC-DED) code with check bit pre-computation is proposed for memories. During the write operation of memory, check bit pre-computation eliminates the overall bits computation required to detect a double error, thereby reducing the complexity of the ECC processing circuits. In order to implement the ECC processing circuits using the check bit pre-computation more efficiently, the proper SEC-DED codes are proposed. The H-matrix of the proposed SEC-DED code is the same as that of the odd-weight-column code during the write operation and is designed by replacing 0's with 1's at the last row of the H-matrix of the odd-weight-column code during the read operation. When compared with a conventional implementation utilizing the odd-weight- column code, the implementation based on the proposed SEC-DED code with check bit pre-computation achieves reductions in the number of gates, latency, and power consumption of the ECC processing circuits by up to 9.3%, 18.4%, and 14.1% for 64 data bits in a word.

• 한국지능시스템학회논문지
• /
• 제18권5호
• /
• pp.611-616
• /
• 2008

Error correcting codes는 일반적으로 soft error를 막기 위해서 사용된다. single error의 수정과 double error의 검출(SEC-DED) 코드들은 이런 목적으로 사용된다. 본 논문에서는 이러한 회로의 크기, 지연시간, 전력 소비를 선택적으로 최소로 하는 SEC-DED의 설계방법을 제안한다. 이러한 SEC-DED의 설계는 비선형 최적화 문제로 포함되는데 우리는 다목적 유전자 알고리즘을 이용하여 이 문제를 해결한다. 제안하는 방법은 여러 가지 SEC-DED code들을 제공하여 사용자의 환경에 따라 알맞은 회로를 선택할 수 있도록 한다. 제안하는 방법을 효율적인 ECC코드로 알려져 있는 odd-column weight Hsiao code에 적용하여 그 효율성을 입증하였다.

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.912-919
• /
• 1994

본 논문에서는 확대 Hamming 부호를 이용한 새로운 오류제어선로부호를 제안하고 그 성능을 분석한다. 제안된 부호는 최소 Hamming 거리가 4이므로 기본적으로 한개의 오류를 정정할 수 있고 두개의 오류를 검출한 수 있다. 또한 선로부호에 사용되는 여분의 비트를 이용하여 오류검출 능력을 증가시킬 수 있다. 결과적으로 제안된 부호는 Hamming (7.4) 부호를 이용한 기존의 오류정정선로부호에 비해 부호율은 다소 떨어지나 저주파대역에서의 스펙트럼 특성이 더 우수하며 더 적은 복호비트오율을 가진다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제33권5호
• /
• pp.738-745
• /
• 2009

Underwater acoustic communication has multipath error because of reflection by sea-level and sea-bottom. The multipath of underwater channel causes receive signal to make error floor. In this paper, we propose the underwater communication system using various channel coding schemes such as RS coding, convolutional code, turbo code and concatenated code for overcoming the multipath effect in underwater channel. As shown in simulation results, characteristic of multipath error is similar to that of random error. So interleaver has not effect on error correcting. For correcting of error floor by multipath, it is necessary to use strong channel codes like turbo code. Turbo code is one of the iterative codes. And the performance of concatenated codes including RS code has better performance than using singular channel codes.

• 전자공학회논문지S
• /
• 제34S권2호
• /
• pp.1-10
• /
• 1997

In this paper, an improved lower bound on the burst-error correcting capability of th ecyclic product code is presented and through the analysis of this new bound clustered cyclic product (CCP abbr.)code is proposed. The CCP code, to improve the burst-error correcting capability, combines the idea of clustering and the transmission method of cyclic product code. That is, a cluster which is defined in this paper as a group of consecutive code symbols is employed as a new transmission unit to the code array transmission of cyclic product code. the burst-error correcting capability of the CCP code is improved without a loss in the random-error correcting capability and performance comparison in the digital video camera records (DVCR) system shows the superiority of the proposed CCP code over conventional product codes.

• 대한전자공학회논문지
• /
• 제23권3호
• /
• pp.309-316
• /
• 1986

A concatenated coding system using a binary code as the inner code and a nonbinary code as the outer code has been constructed for the purpose of error correction. The complexity of a conventional coding system grows exponentially as the code length of a block code becomes longer. To reduce the complexity for ling code, an effective communication system has been proposed by cascading two codes-binary and norbinary codes. Using a parallel-to-serial circuit and a serial-to-parallel circuit, the concatenated coding system has been designed and constructed by empolying a (7,3) burst error correcting code as the inner code and a (7,3) Reed-Solomon code as the outer code. This system has been simulated and tested using a micro-computer. For the (49,9) concatenated coding system, the error probability of the channel has been evaluated and compared to different coding systems.

• 한국전자통신학회논문지
• /
• 제13권4호
• /
• pp.721-728
• /
• 2018

본 논문은 다양한 구조의 선형 블록 오류정정코드를 소개하고, 이를 회로로 구현하여 비교 분석한 결과를 보여주고 있다. 메모리 시스템에서는 잡음 전력으로 인한 비트 오류를 방지하기 위해 ECC(: Error Correction Code)가 사용되어 왔다. ECC의 종류에는 SEC-DED(: Single Error Correction Double Error Detection)와 SEC-DED-DAEC(: Double Adjacent Error Correction)가 있다. SEC-DED인 Hsiao 코드와 SEC-DED-DAEC인 Dutta, Pedro 코드를 각각 Verilog HDL을 이용해 설계 후 $0.35{\mu}m$ CMOS 공정을 사용해 회로로 합성하였다. 시뮬레이션에 의하면 SEC-DED회로는 인접한 두 개의 비트 오류를 정정하지 못하지만 적은 회로 사용면적과 빠른 지연 시간의 장점이 있으며, SEC-DED-DAEC 회로의 경우 Pedro 코드와 Dutta 코드 간에는 면적, 지연 시간의 차이가 없으므로 오류 정정률이 개선된 Pedro 코드를 사용하는 것이 더 효율적임을 알 수 있다.

• 충청수학회지
• /
• 제22권3호
• /
• pp.367-374
• /
• 2009

The errors take place in the communication channel but they are often burst-error types. From properties of the Fi-bonacci code, it is not difficult to detect the burst-errors accompanying with this code. Fibonacci codes for correcting the double-burst-error patterns are presented. Given the channel length with the double-burst-error type, Fibonacci code correcting these errors is constructed by a simple formula.

• 한국정보전자통신기술학회논문지
• /
• 제15권4호
• /
• pp.230-236
• /
• 2022

본 논문에서는 확산기반 분자통신 채널에서 랜덤오류와 ISI에 의한 오류 모두에 효율적인 직렬연결 부호를 제안하였다. ISI 제거를 위해 설계된 ISI 완화 부호와 랜덤오류에 강한 ISI 해밍부호를 결합하여 직렬연결 부호를 구성하였으며, 시뮬레이션을 통해 오율 성능을 분석하였다. 방사 분자수 M=1,200 이상인 채널 환경의 경우 직렬연결 부호의 오율 성능은 ISI에 강한 ISI 완화부호의 오율 성능을 따라가며, M=600 이하의 채널 환경에서는 랜덤오류에 강한 ISI 해밍부호의 오율 성능을 따라가고 있음을 알 수 있다. M=600~1,200의 구간에서 직렬연결 부호는 가장 우수한 오율 성능을 보여주는데 이는 랜덤오류와 ISI에 의한 오류가 병존하는 구간에서 두 오류 모두를 정정할 수 있기 때문인 것으로 분석된다. M=800 이하의 경우 직렬연결 부호와 ISI 완화부호의 오율은 평균적으로 약 1.0×10^-1 의 오율 격차를 보여줌을 알 수 있었다.