• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.50-61
• /
• 2010

최근 SoC 가 주목받으면서 검증이 더욱 중요해졌다. SoC 설계 추세는 구조 및 RTL(Register Transistor Logic) 레벨의 HW(Hardware) 설계 및 내장형 프로세서에서 수행 될 SW(Software) 개발을 동시에 진행하는 HW/SW 통합 설계이다. 테크놀로지가 DSM(Deep-Submicron)으로 가면서 SoC 내부 상태를 확인하는 것은 매우 어려운 일이 되었다. 이와 같은 이유 때문에 SoC 디버거는 매우 어려운 분야이며 디버깅에 매우 많은 시간이 소모된다. 즉 신뢰성이 있는 디버거 개발이 필요하다. 본 논문에서는 JTAG을 기반으로 하는 하드웨어 디버거 OCD를 개발하였다. OCD는 Core-A를 대상으로 하여 개발 된 것이다. 개발된 OCD는 Core-A에 내장하여 SW 디버거와 연동하여 검증까지 마치고 디버거로서의 기능 및 신뢰성을 확인하였다. Core-A에 내장한 OCD는 약 14.7%의 오버헤드를 보이며 OCD의 2% gate count를 차지하는 DCU를 수정함으로써 다른 프로세서에도 쉽게 적용할 수 있는 디버거 유닛으로 사용할 수 있다.

• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1480-1483
• /
• 2009

본 논문에서는 H.264 및 AVC 디코더를 ARM-Excalibur를 이용하여 하드웨어(HW:Hardware)와 소프트웨어 (SW:Software)로 병행설계(co-design)하는 방법에 대해서 제안한다. 내장형 프로세서, 메모리, 주변장치 및 논리 회로들을 하나의 칩으로 집적한 SoC(System On-a-Chip)를 하드웨어와 소프트웨어로 분할하여 병행 설계(co-design)하는 방식이 새로운 설계 방법으로 대두되고 있다. 최적화된 분할 방법을 찾는 것이 매우 어렵기 때문에 설계 초기단계에서 빠르게 검증할 필요가 있는데 본 논문에서는 H.264 및 AVC 디코더를 알테라사의 ARM-Excalibur라는 칩을 이용하여 효율적으로 병행 설계하였으며 시스템의 동작속도가 크게 향상되는 것을 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1209-1212
• /
• 2003

In this paper, we propose a SDRAM Controller. The SDRAM is often used a mainstream memory as embedded system memory due to its short latency, burst access and pipeline features. The proposed Controller provides essential functions for SDRAM initialization, read/write accesses, memory refresh and Burst access. Furthermore, the proposed controller is implemented in the form of SOFT IP. Therefore, it reduces the designer's effort greatly.

• 스마트미디어저널
• /
• 제3권4호
• /
• pp.9-15
• /
• 2014

버츄얼 플랫폼은 SoC를 구성하는 프로세서 코어 및 주변장치들을 소프트웨어로 모델링한 것으로, 현재 국내외 대기업에서는 버츄얼 플랫폼을 활용한 Top-Down 설계 플로우를 기반으로 최적 SW+SoC 융합시스템 구조 설계 및 IP 재활용을 통해 개발한 다양한 플랫폼을 제품 개발에 활용하고 있다. 본 논문에서는 오픈 IP인 OpenRISC 프로세서 코어 기반의 버츄얼 플랫폼을 제안한다. 제안된 버츄얼 플랫폼은 타겟 코드를 호스트 코드로 변환하여 수행하는 코드 변환 기법을 사용하여 약 20 MIPS 급의 고속 에뮬레이션을 지원한다.

• 스마트미디어저널
• /
• 제1권1호
• /
• pp.1-9
• /
• 2012

본 논문에서는 Full HD TV를 위한 화질 개선 VDP( Video Display Processor)의 SoC( System on a Chip) 구현을 위한 효율적인 하드웨어 구조를 제안한다. 제안한 구조는 SoC 설계의 한 방법으로써 효율적인 버스 구조와 유연성 있는 인터페이스를 지원하여 실시간 비디오 처리를 가능하게 한다. VDP를 구성 하고 있는 비디오 IP 들은 고화질 영상 제공 및 화질 개선을 위한 목적으로 설계 되었고, 각각의 IP는 실시간성 보장 및 SoC의 하드웨어 통합을 위해서 Avalon 인터페이스가 사용되었다. 이는 설계시간을 단축하고, IP 검증과 특히 SoC를 구성하는데 있어서 IP 추가 삭제 및 변경 등이 용이함으로써 사용자의 편리성을 높여준다. 또한 SoC의 임베디드 소프트웨어는 실시간으로 비디오 세부 항목 설정 및 데이터 전송 방식 설정 등을 제어할 수 있음으로써 유연성 있는 실시간 처리 시스템을 구현할 수 있다. VDP의 SoC 구현은 CyclonIII SoPC(System on a Programmable Chip) 플랫폼 상에서 구현되었으며, 실험 결과 SD 해상도의 입력 영상을 Full HD 해상도로 변환시킴으로써 고화질 영상을 획득 할 수 있다.

• 한국콘텐츠학회논문지
• /
• 제9권2호
• /
• pp.27-35
• /
• 2009

본 논문에서는 SoC 칩 개발을 위한 하드웨어 구조와 회로개발을 지원하기 위한 C-모델 시뮬레이터를 사용해서 임베디드 시스템 기반의 H.264/SVC 복호기 회로를 설계하고 시스템을 구현한다. 제시된 SVC 복호기 시스템은 H.264/SVC 표준규격의 기능들을 처리하기 위한 하드웨어 엔진의 설계와 ARM 프로세서를 이용한 소프트웨어 등으로 구성되어 있다. 본 논문에서 구현한 복호기는 SVC의 스케일러블 베이스 라인 프로파일을 기반으로 설계의 용이함을 위하여 B-픽처 구조를 사용하지 않는 IPPP 구조에 의한 스케일러블 만을 고려해 실용성을 증가시켰다. 설계한 H.264/SVC 복호기 시스템의 영상복호 결과를 제시한다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.77-86
• /
• 2010

본 논문은 Advanced Encryption Standard(AES) 암호화 코아가 내장된 System-on-a-Chip(SoC)의 스캔 기반 사이드 채널 공격에 의해 발생될 수 있는 비밀 키 정보 누출 방지를 위한 효과적인 스캔 설계 기술을 제안한다. 본 논문에서 제안하는 시큐어 스캔 설계 기술은 IEEE 1149.1의 명령어 방식을 사용하여 거짓 키를 이용한 테스트를 진행한다. 또한 어플리케이션에 최적화 되어있는 암호화 IP 코아를 수정하지 않고 적용을 할 수 있다. SoC상의 IEEE 1149.1 제어기 표준을 유지하며 기존 방식에 비해 낮은 면적오버헤드 및 전력 소모량을 갖는 기술을 제안한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2002년도 정기총회 및 학술대회
• /
• pp.63-68
• /
• 2002

JPEG2000은 기존의 정지영상압축부호화 방식에 비해 우수한 비트율-왜곡(Rate-Distortion)특성과 향상된 주관적 화질을 제공하며 인터넷, 디지털 영상카메라, 이동단말기, 의학영상 등 다양한 분야에서 적용될 수 있는 새로운 정지영상압축 표준이다. 본 논문에서는 SoC(System on a Chip)설계를 고려한 JPEG2000 인코더의 구조를 제안하고 IP(Intellectual Property)를 설계 및 검증하였다. 구현된 JPEG2000 IP는 DWT(Discrete Wavelet Transform)블록, 스칼라양자화블록, EBCOT(Embedded Block Coding with Optimized Truncation)블록으로 구성되어 있다. IP는 모의실험을 통해 구현 구조에 대한 타당성을 검증하였고, 반도체설계자산연구센터에서 제시한 'RTL Coding Guideline'에 따라 HDL을 설계하였다. 특히, DWT블록은 구현시 많은 연산과 메모리 용량이 필요하므로 영상을 저장할 외부 메모리를 사용하였고, 빠른 곱셈과 덧셈연산을 위한 3단 파이프라인 부스곱셈기(3-state pipeline booth multiplier)와 캐리예측 덧셈기(carry lookahead adder)를 사용하였다. 설계된 JPEG2000 IP들은 삼성 0.35$\mu\textrm{m}$ 라이브러리를 이용하여 Synopsys사 Design Analyzer 틀을 통해 논리 합성하였으며, Xillinx 100만 게이트 FPGA칩에 구현하여 그 동작을 검증하였다. 또한, Hard IP 설계를 위해 Avanti사의 Apollo툴을 이용하여 Layout을 수행하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.2212-2215
• /
• 2003

In this paper, we proposed speech feature vector extractor for embedded system using TMS 320C31 DSP chip. For this extractor, we used algorithm using cepstrum coefficient based on LPC(Linear Predictive Coding) that is reliable algorithm to be is widely used for speech recognition. This system extract the speech feature vector in real time, so is used the mobile system, such as cellular phones, PDA, electronic note, and so on, implemented speech recognition.

• 전기전자학회논문지
• /
• 제16권4호
• /
• pp.375-381
• /
• 2012

본 연구에서는 멀티코어에서 피부색 정보와 병렬처리를 이용하여 Viola-Jones 알고리즘을 설계하였다. 불필요한 연산을 줄이고 빠른 검출 속도를 위해 기존의 얼굴 검출 방법 중 피부색을 이용한 얼굴 검출 알고리즘을 사용하여 배경영상을 삭제하였다. 병렬처리를 위해 알고리즘을 기능별로 분할하였고, 멀티코어에서 성능을 향상시키기 위해 의존성과 크기를 고려하여 독립적으로 동작되도록 설계하였다. Cortex-A9 멀티코어가 내장된 SoC에서 실험 결과 알고리즘을 분할하기 전에 비해 약 1.8배 빠른 검출 결과를 나타내었다.