• 한국HCI학회논문지
• /
• 제14권2호
• /
• pp.41-47
• /
• 2019

본 연구는 시각장애인들이 도로를 안전하게 횡단할 수 있도록 신호등 인식 및 음성안내를 제공해주는 임베디드 시스템의 설계를 제안한다. 시각장애인에게 독립보행은 큰 어려움으로 작용하고 있으며, 독립보행의 제한은 그들의 삶의 질을 저하시키는 요인으로 작용하고 있다. 도로횡단에서의 신호등 인식과 도로 및 차로의 구분 불가는 시각장애인의 독립보행을 방해하는 가장 큰 요인 중 하나이다. 본 연구에서 제안하는 스마트기기는 안경에 달린 초소형 카메라로 GPU 보드에 탑재된 머신러닝 알고리즘을 이용하여 보행자 신호등을 검출 및 인식하며, 음성 안내를 유저에게 전달해준다. 휴대성을 위하여, 기기는 충분한 배터리 수명과 함께 소형 및 가볍게 디자인되었다. 또한, 안경 다리에는 외부 소리를 막지 않으면서 음성 안내를 전달해주는 골전도 스피커가 부착되어 있다. 본 연구에서 제안하는 스마트기기는 실험을 통하여 보행자 신호의 초록 신호에 대하여 87.0%의 검출율(recall)과 100%의 정확도(precision)를 가지며, 빨간 신호에 대하여, 94.4%의 검출율(recall) 값과 97.1%의 정확도(precision)를 가지는 것으로 유효성을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권9_10호
• /
• pp.485-496
• /
• 2008

SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법만으로는 점차 짧아지는 '시장 적기 출하(time-to-market)' 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 포기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중 일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 선계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 강용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다.

• 한국통신학회논문지
• /
• 제31권8A호
• /
• pp.820-829
• /
• 2006

SoC 설계는 복잡도 증가 및 빠른 time-to-market에 만족하기 위해 IP에 기반한 설계방식을 채택하고 있다. Mobile 기기의 고성능에 대한 시장의 요구로 인해 embedded용 SoC는 멀티미디어, DMB 및 이미지처리 등 복잡도와 데이터 처리량이 높은 프로그램을 실시간으로 동작시키기 위해 다중 프로세서를 사용한 설계가 요구된다. 시스템 버스와 프로토콜이 상이한 프로세서를 단일 SoC내에서 사용하기 위해선 프로세서 프로토콜을 시스템 버스 프로토콜에 맞도록 변화하여 주는 인터페이스 회로의 설계가 요구된다. 고속으로 동작하는 프로세서의 인터페이스 회로는 데이터 쓰기와 읽기 시의 전송 지연을 최소화하여 시스템 전체의 성능을 향상시켜야 한다. 버퍼를 사용한 인터페이스 회로의 구조는 버퍼에 데이터를 일시 저장하는 동작으로 인하여 데이터 전송 latency가 증가하게 되므로 본 논문에서는 버퍼를 사용하지 않고 버스와 마스터 모듈 프로토콜이 가진 공통된 동작 시퀀스를 이용하여 단일 FSM 구조를 가진 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안된 방법으로 자동생성된 인터페이스 회로는 버퍼를 사용한 인터페이스 회로에 비해 면적은 평균 48.5%의 감소를 보였으며, 데이터 전송 latency는 단일 데이터 전송 시 평균 59.1%의 감소를 보였고 버스트 모드 데이터 전송 시 13.3%의 감소를 보였다. 본 논문에서 제안한 시스템을 사용하여 데이터 전송 latency를 최소화하는 고성능의 인터페이스 회로를 자동으로 생성할 수 있다.

• 대한전자공학회논문지SD
• /
• 제47권9호
• /
• pp.14-23
• /
• 2010

본 논문에서는 유럽에서 사용되는 이동형 디지털 방송인 DVB-T/H 신호를 수신 및 신호처리 가능한 DVB-T/H SiP를 제작하였다. DVB-T/H SiP는 칩이 PCB 내부에 삽입될 수 있는 IC-임베디드 PCB 공정을 적용하여 설계되었다. DVB-T/H SiP에 삽입된 DVB-T/H IC는 신호를 수신하는 RF 칩과 어플리케이션 프로세서에서 활용할 수 있도록 수신된 신호를 변환하는 디지털 칩 2개를 원칩화한 모바일 TV용 SoC 이다. SiP 에는 DVB-T/H IC를 동작하기 위해 클럭소스로써 38.4MHz의 크리스탈을 이용하고, 전원공급을 위해 3MHz로 동작하는 DC-DC Converter와 LDO를 사용하였다. 제작된 DVB-T/H SiP는 $8mm{\times}8mm$ 의 4 Layer로 구성되었으며, IC-임베디드 PCB 기술을 사용하여 DVB-T/H IC는 2층과 3층에 배치시켰다. 시뮬레이션 결과 Ground Plane과 비아의 확보로 RF 신호선의 감도가 개선되었으며 SiP로 제작하는 경우에 Power 전달선에 존재하는 캐패시터와 인덕터의 조정이 필수적임을 확인하였다. 제작된 DVB-T/H SiP의 전력 소모는 평균 297mW이며 전력 효율은 87%로써 기존 모듈과 동등한 수준으로 구현되었고, 크기는 기존 모듈과 비교하여 70% 이상 감소하였다. 그러나 기존 모듈 대비평균 3.8dB의 수신 감도 하락이 나타났다. 이는 SiP에 존재하는 DC-DC Converter의 노이즈로 인한 2.8dB의 신호 감도 저하에 기인한 것이다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.31-37
• /
• 2001

광디스크 재생기에서 사용되는 디지털 서보는 주변 블록과의 집적화가 유리하고, 온도변화에 따른 열화가 적으며, 각종 픽업에 대한 유연한 대응이 가능한 장점 때문에 이용도가 점점 높아지고 있는 추세이다.[6] 그러나 디지털 시그널 프로세서를 내장한 디지털 서보는 전력 소비량이 매우 큰 단점을 가지고 있다. 본 논문에서는 광디스크 재생기의 특성 상 초기화 시간에 대부분의 기능이 몰려 있으므로 DSP의 사이클 수는 많이 차지 하나, 실제로 전력 소비에 주된 영향을 끼치는 시간은 초기화 시간이 아닌 재생 모드 시간 임에 착안하여 디지털 서보의 소비 전류를 획기적으로 줄일 수 있는 방안을 제시하였다. 재생 모드에서의 필터 처리 사이클 수를 최대한 줄일 수 있도록 아키텍쳐를 변환함과 동시에 디지털 서보의 재생 모드를 병렬 처리함으로써, 전체 시스템의 소비 전력을 크게 줄이는 효과를 얻을 수 있도록 하였다. 즉, 광디스크 재생기의 디지털 서보에 포함되는 DSP 코아의 리소스 공유를 통해DSP의 동작 속도와 부하를 크게 줄임으로써 소비 전류를 획기적으로 줄이는 효과를 얻어낸 것이다. 이러한 개념은 DSP-코아 뿐만 아니라, ROM, RAM에도 모두 적용되어 기존 아키텍쳐의 디지털 서보에 비해 소비 전류를 83% 가까이 줄일 수 있는 효과를 얻을 수 있었다.

• 정보처리학회논문지A
• /
• 제19A권1호
• /
• pp.51-60
• /
• 2012

일반적으로 스마트카드라고 불리는 IC(Integrated Circuit)카드는 작은 크기의 마이크로칩(MPU)과 메모리, EEPROM, 카드 운영체제(COS) 및 보안 알고리즘을 내장하고 있다. 이러한 IC카드는 금융(카드,은행,증권 등), 교통, 통신, 의료, 전자여권, 멥버쉽 회원관리 등 거의 모든 산업분야에서 이용되고 있다. 최근 방송통신융합 및 TV의 스마트기기화 추세에 따라 TV전자상거래(T-커머스)가 방송산업의 신성장 동력이 되면서 T-커머스 지불결제 방법으로 IC카드를 이용하는 등 응용분야가 증가하고 있다. 예를 들어, T-커머스에서 IC신용카드(또는 IC현금카드)를 이용하여 결제를 하거나, IC현금카드를 이용하여 ATM과 같은 방식으로 TV뱅킹 서비스를 제공한다. 하지만 아직까지 대부분의 T-커머스 신용카드 결제 서비스는 리모콘을 이용한 카드정보 입력 방식을 이용하고 있기 때문에 고객 편의성이 크게 떨어지고, 카드정보 저장 및 노출 등 보안성에 있어서 취약성을 가지고 있다. 이러한 문제점을 해결하고자, 본 논문에서는 IC신용카드 결제 표준기술인 EMV기술을 이용한 TV전자 지불 결제시스템 구현을 위한 결제처리 모듈을 개발하였다.

• 정보처리학회논문지A
• /
• 제15A권6호
• /
• pp.309-316
• /
• 2008

대공방어용 임무지향 교전통제 컴퓨터는 장시간 동안 임무의 중단없이 방어 임무를 수행하여야 하며, 복잡한 내장형 임무 소프트웨어를 탑재하는 컴퓨터에는 대공방어 임무의 특성상 확실성과 안정성 및 신뢰성을 보장하여야 한다. 구현된 임무지향 교전통제 컴퓨터에서 임무수행의 확실성과 안정성은 4 장의 프로세서로 구성되는 분산 컴퓨터 아키텍처에 의해 보장되며, 신뢰도는 분산 구조의 컴퓨터에 저비용의 능동 예비 이중화(ASR) 고장감내 기법을 적용하여 보장되도록 하였다. 소프트웨어적인 능동 예비 이중화 고장감내 기법은 높은 신뢰도와 신속한 고장복구 성능을 가지는 교전통제 컴퓨터를 저비용으로 구현하므로 대공방어용 컴퓨터에 매우 적합한 기법이다. 본 논문은 능동 예비 이중화 고장감내 기법의 메커니즘과 성능분석에 대해 기술하고, 교전통제 컴퓨터에 ASR 기법과 하드웨어적인 DMR 및 TMR 고장감내 기법을 적용한 경우의 MTBF, 신뢰도, 가용성 및 저비용성을 비교분석하였다. ASR 기법은 72 시간의 임무 시간에 대하여 TMR과 유사한 임무 신뢰도를 제공하며, 저비용의 구현이 가능하므로 교전통제 임무지향 컴퓨터의 고장감내 기법으로 최적인 것으로 분석되었다.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.