• 풍력에너지저널
• /
• 제14권4호
• /
• pp.50-56
• /
• 2023

With the abnormal weather phenomena caused by global warming, the frequency and intensity of lightning strikes are increasing, and lightning accidents are becoming one of the biggest causes of failures and accidents in offshore wind turbines. In order to secure generator operation reliability, effective and practical measures are needed to reduce lightning damage. Because offshore wind turbines are tall structures installed at sea, the possibility of direct lightning strikes is very high compared to other structures, and the role of surge protection devices to minimize damage to the electrical and electronic circuits inside the wind turbine is very important. In this study, a varistor, which is a key element for a class 1 surge protection device for direct lightning protection, was developed. The current density was improved by changing the varistor composition, and the distance between the electrode located on the varistor surface and the edge of the varistor was optimized through a simulation program to improve the fabrication process. Considering the combined effects of heat distribution, electric field distribution, and current density on the optimized varistor surface, silver electrodes were formed with a gap of 0.5 mm. The varistor developed in this study was confirmed to have an energy tolerance of 10/350 ㎲, 50kA, which is a representative direct lightning current waveform, and good protection characteristics with a limiting voltage of 2 kV or less.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.47-56
• /
• 1999

반도체 칩의 집적도가 급격히 향상됨에 따라 칩의 I/O 수가 증ㅇ가하여 패키지의 크기가 커질 뿐 아니라 칩 자체의 가격보다 패키지의 가격이 높아지고 있는 실정이다. 따라서 집적도의 증가에 의한 I/O 수으이 증가를 억제할 수있는 방법이 요구되고 있다. 본 논문에서는 CTR(Constant-Transition-Rate) 코드 심벌 펄스의 상승 예지와 하강 예지의 위치에 따라 각각 2비트 씩의 디지털 데이터를 엔코딩함으로써 I/O 핀 수를 50% 감소 시킬 수 있는 I/O 인터페이스 회로를 제안한다. 제안한 CTR 코드의 한 심벌은 4비트 데이터를 포함하고 있어 기존의 인터페이스 회로와 비교하여 심벌 속도가 절반으로 감소되고, 엔코딩 신호의 단위 시간당 천이 수가 일정하며, 천이 위치가 넓게 분산되어 동시 스위칭 잡음(Simultaneous Switehing Noise, SSN)이 작아진다. 채널 엔코더는 논리 회로만으로 구현하고, 채널 디코더는 오버샘플링(oversampling) 기법을 이용하여 신호를 복원하는 입출력 회로를 설계하였다. 설계한 회로는 0.6${\mu}m$ CMOS SPICE 파라미터를 이용하여 시뮬레이션함으로써 동작을 검증하였으며, 동작 속도는 200 Mbps/pin 이상이 됨을 확인 하였다. 제안한 방식을 Altera사의 FPGA를 이용하여 구성하였으며, 구성한 회로는 핀 당 22.5 Mbps로 데이터를 전송함을 실험적으로 검증하였다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.80-89
• /
• 2006

급격한 공정 기술의 발전과 새로운 소재의 도입은 공정 제어를 어렵게 할 뿐만 아니라, 공정 편차를 증가시킨다. 이러한 공정 편차는 레이아웃상의 데이타와 실제 웨이퍼 상의 데이타간의 차이를 유발시킴으로써, 설계자가 원하는 성능을 갖는 회로를 구현하는데 많은 장애가 되고 있다. 따라서, 본 논문은 공정 편차가 회로의 특성에 미치는 영향을 $0.13{\mu}m$ 이하의 설계에 반영 할 수 있도록 배선의 worstcase를 정확하고 빠르게 결정할 수 있는 새로운 설계 환경을 구현하였다. 이를 위하여 Common Geometry와 Maximum Probability 기법을 개발하였으며, 이들을 기반으로 새로운 worstcase 최적화 알고리즘을 제안하였다. 본 논문께서 제안된 알고리즘의 정확성 검증은 UMC $0.13{\mu}m$ Logic 공정을 사용하여 제작된 31단 Ring Oscillator의 시간 지연(Delay time)을 측정값과 비교하였다. 검증 결과, 제안된 알고리즘을 사용하여 worstcase 최적화를 할 경우, 신호선 위에 도선이 있는 경우와 없는 경우 모두 상대 오차가 1.0% 내외로 기존의 optimizer를 사용한 경우에 비하여 두배이상 정확함을 알 수 있었다. 또한, 새로운 worstcase 설계 환경을 사용하여 최적화한 경우, 기존의 optimizer를 사용하여 최적화한 경우에 비하여 worstcase 최적화 속도가 약 32.01% 단축되었음을 확인하였다. 더불어, 기존의 방법으로 정확한 시뮬레이션이 어려웠던 비정규분포를 갖는 경우에 대해서도 정확한 worstcase를 예측함을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제24권1호
• /
• pp.17-21
• /
• 2011

Copper (Cu) had been attractive material due to its superior properties comparing to other metals such as aluminum or tungsten and considered as the best metal which can replace them as an interconnect metal in integrated circuits. CMP (Chemical Mechanical Polishing) technology enabled the production of excellent local and global planarization of microelectronic materials, which allow high resolution of photolithography process. Cu CMP is a complex removal process performed by chemical reaction and mechanical abrasion, which can make defects of its own such as a scratch, particle and dishing. The abrasive particles remain on the Cu surface, and become contaminations to make device yield and performance deteriorate. To remove the particle, buffing cleaning method used in post-CMP cleaning and buffing is the one of the most effective physical cleaning process. AE(Acoustic Emission) sensor was used to detect dynamic friction during the buffing process. When polishing is started, the sensor starts to be loaded and produces an electrical charge that is directly proportional to the applied force. Cleaning efficiency of Cu surface were measured by FE-SEM and AFM during the buffing process. The experimental result showed that particles removed with buffing process, it is possible to detect the particle removal efficiency through obtained signal by the AE sensor.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.

• 공학교육연구
• /
• 제10권3호
• /
• pp.79-92
• /
• 2007

본 연구에서는 학습과정에 우수성, 유효성, 그리고 경제적인 효율성을 향상시키기 위해 웹기반 가상실험실과 웹기반 원격실험실을 적절하게 통합한 하이브리드 공학실험시스템을 개발하였다. 먼저 클라이언트/서버 분산환경을 설계하여 디지털 시스템과 전기전자회로 실험에 대한 웹기반 가상실험시스템을 개발하였다. 제안된 가상실험시스템은 개념학습세션, 가상실험세션, 평가세션등의 3개의 주요한 세션과 이들 주요세션을 유기적으로 통합하여 학습효율의 극대화를 달성하기 위한 관리시스템으로 구성되어 있다. 다음으로 본 연구에서는 가상실험세션 동안에 발생할 수 있는 현실감의 부족을 해결하기 위해 전기/전자회로를 실험할 수 있는 웹기반 원격 실험실을 구현하였다. 더욱이 간결하고 사용자가 친근하게 접근할 수 있는 설계기법을 사용하였기 때문에 많은 사용자들이 쉽게 원격실험실에 접속할 수 있으며, 고가의 실험장비가 실제 실험실에 구비되어 있지 않더라도 자기주도의 심화학습이 가능하다. 제안된 가상/원격실험시스템은 독립적으로 사용될 수도 있으나 학습효율을 향상시키기 위해서 웹상에서 두 개의 시스템을 통합하여 하이브리드 공학실험시스템을 개발하였다. 제안된 하이브리드 공학실험시스템은 학습자들에게 상호작용적인 학습환경을 제공하여 공학실험교육을 효율적으로 관리하는 새로운 접근방식이다.

• 비파괴검사학회지
• /
• 제35권2호
• /
• pp.141-149
• /
• 2015

전자제품에 필수적으로 사용되는 전자회로의 제작 시, 반도체 위에 증착하는 박막의 산화를 방지하기 위하여 molybdenum을 증착한다. Molybdenum 박막 증착 시 표면의 particle 또는 dust의 존재는 밀착력 감소 및 성능 저하, 수명 단축, 안전도 저하를 유발한다. 본 논문에서는 particle의 유무에 따른 molybdenum 박막 증착부의 변화를 보기 위하여, 두 가지 glass substrate를 대상으로 손상 측정 실험을 하였다. Sputtering 증착 기법으로 molybdenum이 glass substrate에 직접 코팅이 되는 clean과 dirty 두 종류의 molybdenum 박막을 제작하고, 손상 측정을 위해 반사형 디지털 홀로그래피를 구성하였다. 반사형 디지털 홀로그래피는 간섭계의 구성이 손쉽고 다양한 배율렌즈를 적용하여 측정영역에 다양성을 줄 수 있으며, 측정시간이 타 기법에 비해 짧다는 장점을 가진다. 실험 결과로부터 반사형 디지털 홀로그래피가 박막의 손상 및 결함 측정에 유용한 기술임을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제33권2호
• /
• pp.99-104
• /
• 2020

In this study, we fabricated a metamorphic high-electron-mobility transistor (mHEMT) device with a T-type gate structure for the implementation of W-band monolithic microwave integrated circuits (MMICs) and investigated its characteristics. To fabricate the mHEMT device, a recess process for etching of its Schottky layer was applied before gate metal deposition, and an e-beam lithography using a triple photoresist film for the T-gate structure was employed. We measured DC and RF characteristics of the fabricated device to verify the characteristics that can be used in W-band MMIC design. The mHEMT device exhibited DC characteristics such as a drain current density of 747 mA/mm, maximum transconductance of 1.354 S/mm, and pinch-off voltage of -0.42 V. Concerning the frequency characteristics, the device showed a cutoff frequency of 215 GHz and maximum oscillation frequency of 260 GHz, which provide sufficient performance for W-band MMIC design and fabrication. In addition, active and passive modeling was performed and its accuracy was evaluated by comparing the measured results. The developed mHEMT and device models could be used for the fabrication of W-band MMICs.

• 센서학회지
• /
• 제11권2호
• /
• pp.67-76
• /
• 2002

본 연구에서는 페라이트 링 코어를 이용한 2차원 fluxgate 센서를 제안하였으며, 본 fluxgate 센서 시스템은 2차원 자장을 측정할 수 있는 센서와 그 센서를 구동하기 위한 구동회로, 그리고 신호처리회로 등으로 구성하였다. 신호 검출 방법으로는 우수고조파 성분 검출을 위해 PSD(phase sensitivity detector) 회로를 사용하였으며, 기존의 제 2고조파 검출법과 비교하기 위해서 pick-up 코일 출력전압의 제 2고조파 성분을 FFT 스펙트럼 분석기를 사용하여 측정하였고, 이렇게 측정된 제 2고조파 성분의 전압과 PSD 단의 출력전압을 비교하였다. 그 결과 여자전류의 증가에 따라 센서의 출력전압도 증가하였으며, 구동주파수에 따른 PSD 단의 출력전압은 주파수가 1.5[kHz]일 때까지는 증가하였지만, 그 이상의 주파수에서는 감소함을 보였다. 그리고 pick-up 코일의 제 2고조파 성분의 전압은 계속 증가함을 보였다. 센서의 최대감도는 구동주파수 1.5 [kHz], 구동전류 2 [App]에서 최대값을 보였으며 감도는 약 1580 [V/T]였다. 센서의 비선형계수는 3 [G] 이내에서 제 2고조파 성분의 전압인 경우 약 1 [%]이내였으며, PSD 단 이후는 약 2.3 [%]이내였다. 그리고 각도오차는 약 ${\pm}2$ [%/FS]이내였다.