• Journal of Information Display
• /
• 제12권4호
• /
• pp.213-217
• /
• 2011

Printing technologies were applied to fabricate a flexible organic thin-film transistor (OTFT) backplane for electrophoretic displays (EPDs). Various printing processes were adopted to maximize the figures of each layer of OTFT: screen printing combined with reverse offset printing for the gate electrodes and scan bus lines with Ag ink, inkjet for the source/drain electrodes with glycerol-doped Poly (3,4-ethylenedioxythiophene): Poly (styrenesulfonate) (PEDOT:PSS), inkjet for the semiconductor layer with Triisopropylsilylethynyl (TIPS)-pentacene, and screen printing for the pixel electrodes with Ag paste. A mobility of $0.44cm^2/V$ s was obtained, with an average standard deviation of 20%, from the 36 OTFTs taken from different backplane locations, which indicates high uniformity. An EPD laminated on an OTFT backplane with $190{\times}152$ pixels on an 8-in panel was successfully operated by displaying some patterns.

• 전기의세계
• /
• 제41권2호
• /
• pp.47-54
• /
• 1992

본 고에서는 반도체 자기센서에 이용되는 기본 원리인 Hall효과, 실리콘을 이용한 자기센서의 종류 및 동작 원리, 그리고 용도 등에 대해서 간략히 기술하였다. 많은 자기센서들 중에서 어느 것이 가장 좋은가는 간단히 결정되어질 수 없으며 특정한 응용에 따른 요구조건에 따라 달라지게 된다. 높은 민감도를 요구하거나 저주파 영역에서의 잡음 등이 문제가 되는 경우에는 magnetotransistor가 유리하고, 고주파 영역에서의 잡음, offset, 선형성이나 온도 보상등의 면에서는 Hall Plate가 유리하다고 할 수 있다. 또한 대단히 낮은 전류에서는 높은 민감도를 얻기 위해서는 Split-Drain type MAGFET이 가장 유리하다.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1579-1587
• /
• 1999

게이트 길이가 $0.2\mu\textrm{m}$인 P-HEMT에 대하여 드레인 바이어스 전류의 변화 및 게이트 폭에 대해 스케일링이 가능한 잡음모델을 제안하였다. 본 논문에서는 S-파라미터를 정확히 예측하기 위하여 $\tau$를 제외한 intrinsic 파라미터는 offset를 도입하여 정규화 한 후 스케일링을 하였다. 드레인 포화전류에 대한 드레인 전류의 비율과 게이트 폭을 변수로 하는 소신호 모델 파라미터의 맞춤함수를 구하였다. 또한, 잡음 파라미터를 정확히 예측하기 위하여 진성저항 잡음 온도 $\textrm{T}_{g}$, 게이트 단 전류 잡음원 등가잡음 컨덕턴스 $\textrm{G}_{ni}$, 드레인 단 전류와 게이트 폭에 거의 관계없으며 이의 평균값은 주변온도와 유사한 값으로 $\textrm{G}_{ni}$는 회로 특성에 영향을 미치지 않을 정도로 작은 값으로 추출되었다. 그러므로, $\textrm{G}_{no}$만을 잡음 모델정수로 하는 잡음모델과 $\textrm{T}_{g}$, $\textrm{G}_{ni}$, $\textrm{G}_{no}$를 잡음 모델정수로 하는 잡음모델을 측정값과 비교하여 본 결과 Gno만을 갖는 잡음모델도 측정된 잡음 파라미터와 잘 일치하였다. 따라서, 모델 정수추출이 간단한 $\textrm{G}_{no}$만을 갖는 잡음모델은 게이트 폭과 바이어스 전류에 대해 스케일링이 가능한 실용적인 잡음모델임을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1955-1957
• /
• 2003

This paper presents a novel defected ground structure (DGS) and its application to a microwave oscillator. The presented oscillator is designed so as to use the suggested defected ground structure as a feedback loop inducing a negative resistance as well as a frequency-selective circuit. Applying the feedback loop between the drain and the gate of a FET device produces precise phase conversion in the feedback loop. The equivalent circuit parameters of the DGS are extracted by using a three-dimensional EM calculations and simple circuit analysis method. The implemented 1.07 GHz oscillator exhibits 0 dBm output power with over 15% dc-to-RF power efficiency and -106 dBc/Hz phase noise at 100 kHz offset from carrier.

• 한국정보통신학회논문지
• /
• 제5권6호
• /
• pp.1143-1150
• /
• 2001

본 논문에서는 K-band 위성방송다점분배서비스(SMDS)용 하향변환기를 설계하였다. SMDS용 하향변환기는 입력신호 주파수 19.2GHz~20.2GHz에 대한 3단 저잡음 증폭기, 대역통과필터와 고 안정국부발진기 및 드레인 믹서, IF단으로 구성하였다. 저 잡음 증폭단은 28㏈의 이득과 1.5㏈의 잡음지수 특성을 보였으며, 국부 발진기는 고 안정 유전체 공진 발진기로 구성하여 주파수 18.25㎓에서 0.5㏈m의 출력전력과 -84.67㏈c/Hz@10KHz의 위상잡음을 나타내었다. 드레인믹서는 19.2㎓~20.2㎓의 RF신호를 인가하였을 때 950MHz~1950MHz 범위에서 변환이득은 5㏈를 나타내었다. 본 연구에서 설계된 K-대역하향변환기는 SMDS 및 국내 K-band 위성인터넷 규격을 만족시킬 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.61-67
• /
• 2009

본 논문에서는 0.25-$\mu$m 디지털 CMOS공정으로 제작된 UHF대역 RFID를 위한 무선통신용 쿼드러처(Quadrature) 출력이 가능한 Integer-N방식의 PLL 주파수 합성기를 설계 및 제작하여 측정하였다. Integer-N 방식의 주파수 합성기의 주요 블록인 쿼드러처 전압제어 발진기(Voltage Controeld Oscillator, VCO)와 위상 주파수 검출기(Phase Frequency Detector, PFD), 차지 펌프(Charge Pump, CP)를 설계하고 제작하였다. 전압제어발진기는 우수한 위상노이즈 특성과 저전력 특성을 얻기 위해 LC 공진기를 사용하였으며 전압제어 가변 캐패시터는 P-channel MOSFET의 소스와 드레인 다이오드를 이용하여 설계되었으며 쿼드러처 출력을 위해 두 개의 전압제어발진기를 서로 90도 위상차를 가지도록 설계하였다. 주파수 분주기는 프리스케일러(Pre-scaler)와 아날로그 디바이스사의 칩 ADF4111을 사용하였으며 루프 필터는 3차 RC필터로 설계하여 측정하였다. 측정결과 주파수 합성기의 RF 출력 전력은 50옴 부하에서 -13dBm이고, 위상 잡음은 100KHz offset 주파수에서 -91.33dBc/Hz 이었으며, 동작 주파수영역은 최소 930MHz에서 최대 970MHz이고 고착시간은 약 600$\mu$s이다.

• Journal of electromagnetic engineering and science
• /
• 제3권2호
• /
• pp.118-125
• /
• 2003

This paper presents a 5.8-㎓ oscillator that uses a novel defected ground structure(DGS), which is etched on the metallic ground plane. As the suggested defected ground structure is the structure for mounting an active device, it is the roles of a feedback loop inducing a negative resistance as well as a frequency-selective circuit. Applying the feedback loop between the drain and the gate of a FET device produces precise phase conversion in the feedback loop. The equivalent circuit parameters of the DGS are extracted by using a three-dimensional EM simulation ,md simple circuit analysis method. In order to demonstrate a new DGS oscillator, we designed the oscillator at 5.8-㎓. The experimental results show 4.17 ㏈m output power with over 22 % dc-to-RF power efficiency and - 85.8 ㏈c/Hz phase noise at 100 KHz offset from the fundamental carrier at 5.81 ㎓.

• Journal of Electrical Engineering and information Science
• /
• 제2권6호
• /
• pp.202-207
• /
• 1997

Design and fabrication issues for an L-band GaAs Monolithic Microwave Integrated Circuit(MMIC) Voltage Controlled Oscillator(VCO) as a component of Personal Communications Systems(PCS) Radio Frequency(RF) transceiver are discussed. An ion-implanted GaAs MESFET tailored toward low current and low noise with 0.5mm gate length and 300mm gate width has been used as an active device, while an FET with the drain shorted to the source has been used as the voltage variable capacitor. The principal design was based on a self-biased FET with capacitive feedback. A tuning range of 140MHz and 58MHz has been obtained by 3V change for a 600mm and a 300mm devices, respectively. The oscillator output power was 6.5dBm wth 14mA DC current supply at 3.6V. The phase noise without any buffer or PLL was 93dB/1Hz at 100KHz offset. Harmonic balance analysis was used for the non-linear simulation after a linear simulation. All layout induced parasitics were incorporated into the simulation with EEFET2 non-linear FET model. The fabricated circuits were measured using a coplanar-type probe for bare chips and test jigs with ceramic packages.

• 한국전자파학회논문지
• /
• 제16권4호
• /
• pp.345-350
• /
• 2005

본 논문에서는 저가형 구조에 이용 가능한 X-band 대역의 push-push형 VCO를 제안하였다. 제작된 push-push형 발진기는 부가적인 바렉터 다이오드를 사용하지 않고, 컬렉터 바이어스를 가변하여 X-band에서 넓은 주파수 가변을 얻었다. 측정 결과 컬렉터 바이어스 전압을 $4\~9V$ 가변하였을 때 $10.9\cal{GHz}\~11.8\cal{GHz}$의 $900\cal{MHz}$의 주파수 가변, $-30\;\cal{dBc}$ 이하의 우수한 $f_0$ 억압 특성, $-115\;\cal{dBc/Hz}\;@\;1\;\cal{MHz}$의 위상 잡음 특성을 가졌다.

• 한국ITS학회 논문지
• /
• 제9권2호
• /
• pp.51-59
• /
• 2010

본 논문에서는 입력신호의 Peak to Average Power Ratio (PAR) 에 따라 원하는 출력전력 백-오프 (Output Power Back-Off, OPBO) 구간에서 최적의 효율특성을 가지는 반전 타입의 비대칭 도허티 전력증폭기의 설계 방법을 제안하였다. 원하는 OPBO 구간에서 비대칭 도허티 전력증폭기의 최적 효율특성을 얻기 위해 주 증폭기와 피킹 증폭기의 피크 전력비를 결정하였고 피크 전력비에 따른 $90^{\circ}$ 임피던스 변환기의 정확한 임피던스 값을 도출 하였다. 또한 비대칭 도허티 전력증폭기 설계시 최적의 성능을 얻기 위해 오프셋 라인의 길이와 전력 분배비를 계산하였다. 측정결과, 비대칭 도허티 전력증폭기는 CDMA 2000 1x 3-FA 테스트 신호에 대해서 평균 출력 전력 48.7 dBm에서 40%의 전력 효율과 -35 dBc의 인접 채널전력비를 얻었다.